集成電路芯片AI低功耗設(shè)計(jì)的新方法

ID:988595 · 發(fā)表于 2022-3-24 10:25

近年來，由于對(duì)電子設(shè)備的需求不斷增長，低功耗芯片的設(shè)計(jì)發(fā)揮了重要作用，這些電子設(shè)備越來越小化，并且功耗越來越低，以支持電池電源。人工智能（AI）的使用 —— 越來越多地出現(xiàn)在可穿戴設(shè)備、物聯(lián)網(wǎng)設(shè)備，以及更普遍的嵌入式系統(tǒng)中——正在給致力于開發(fā)具有更密集、更具創(chuàng)新性的架構(gòu)和制造工藝的低功耗芯片的設(shè)計(jì)人員帶來嚴(yán)峻的挑戰(zhàn)。
需要適當(dāng)?shù)墓β史治黾夹g(shù)和工具來幫助工程師設(shè)計(jì)先進(jìn)的AI芯片，以滿足其特定要求，例如整體功能，可制造性，成本和可靠性。

低功耗設(shè)計(jì)的目的是降低電路芯片的整體動(dòng)態(tài)和靜態(tài)功耗，這是實(shí)現(xiàn)下一代應(yīng)用的關(guān)鍵方面。此過程涉及降低動(dòng)態(tài)和靜態(tài)功率。動(dòng)態(tài)功率包括開關(guān)和短路功率分析，而靜態(tài)功率主要包括漏電流分析。功率方程包括上述三個(gè)貢獻(xiàn)，如圖1所示。

圖 1：功率分量和公式

在IC制造工藝基于90nm至16nm技術(shù)的那幾年，設(shè)計(jì)人員的注意力集中在降低漏電功率上，因?yàn)樗闹亓浚?5%至95%）大于動(dòng)態(tài)功率（10%至15%）。隨著隨后從16nm到14nm的過渡，功率方程發(fā)生了變化;泄漏功率得到了很好的控制，而動(dòng)態(tài)功率則成為一個(gè)更重要的問題。首先，這是由于從平面到FinFET晶體管架構(gòu)的過渡，這是一種建立在基板上的多門器件，其中柵極放置在通道的兩側(cè)，三側(cè)或四側(cè)或纏繞在通道周圍，形成雙柵極甚至多柵極3D結(jié)構(gòu)。
在接下來的幾年中，電子制造領(lǐng)域的不斷進(jìn)步將導(dǎo)致7，5甚至3nm的制造工藝，再次將泄漏功率的重要性推向前臺(tái)。

人工智能的新挑戰(zhàn)人工智能在電子應(yīng)用中的日益廣泛使用帶來了新型的電力挑戰(zhàn)。性能、功耗和面積（PPA）范例仍然是設(shè)計(jì)人員要實(shí)現(xiàn)的目標(biāo)。不同之處在于，隨著AI芯片的引入，在不犧牲功率的情況下最大化功率變得更加困難。如今，性能實(shí)際上受到功耗的限制，并且很難在不擔(dān)心散熱和熱管理的情況下將功率可靠地輸送到芯片的每個(gè)部分。
矢量的質(zhì)量（定義為SoC在真實(shí)系統(tǒng)中工作時(shí)看到的實(shí)際活動(dòng)）對(duì)于動(dòng)態(tài)功耗分析和優(yōu)化至關(guān)重要。
"最大的問題是估計(jì)工作負(fù)載，特別是當(dāng)SoC在現(xiàn)場(chǎng)運(yùn)行時(shí)，在真實(shí)系統(tǒng)上，"低功耗架構(gòu)師兼Synopsys設(shè)計(jì)集團(tuán)研究員Godwin Mabe說。"我們需要了解測(cè)量和優(yōu)化動(dòng)態(tài)功率的工作量。在人工智能方面，沒有預(yù)定義的基準(zhǔn)。我們需要識(shí)別這些工作負(fù)載，確保它們被捕獲，并且更早地調(diào)試電源。
低功耗設(shè)計(jì)意味著了解功耗在軟件開發(fā)、硬件設(shè)計(jì)和制造中的影響。它不是一個(gè)單步活動(dòng)，應(yīng)該在整個(gè)芯片設(shè)計(jì)過程中運(yùn)行，目的是降低整體動(dòng)態(tài)和靜態(tài)功耗。
如圖2所示，設(shè)計(jì)和驗(yàn)證方法分為五個(gè)主要階段：
靜態(tài)功率驗(yàn)證和探索
動(dòng)態(tài)功率驗(yàn)證和分析
軟件驅(qū)動(dòng)的功耗分析
電源實(shí)現(xiàn)
簽核

圖 2：設(shè)計(jì)和驗(yàn)證階段

仿真的作用
提供SoC功耗估算值是一項(xiàng)艱巨的任務(wù)，這要求設(shè)計(jì)人員設(shè)置能夠盡可能忠實(shí)地再現(xiàn)真實(shí)工作條件的測(cè)試臺(tái)。能夠滿足這些要求的最佳系統(tǒng)是仿真。
為AI芯片運(yùn)行功耗分析需要能夠獲取和處理數(shù)百千兆字節(jié)的合適工具，這些千兆字節(jié)由數(shù)萬億或數(shù)十億個(gè)時(shí)鐘周期組成。仿真系統(tǒng)中的電源分析有助于解決此問題，因?yàn)樗荒茏R(shí)別電源分析的感興趣窗口。
"有了AI芯片，兩個(gè)新概念出現(xiàn)了，"Maben說。"第一個(gè)是驗(yàn)證調(diào)試具有挑戰(zhàn)性，因?yàn)樗枰荛L時(shí)間。第二個(gè)問題是如何開發(fā)可以在芯片啟動(dòng)時(shí)準(zhǔn)備就緒的應(yīng)用軟件。這就是仿真和原型設(shè)計(jì)概念出現(xiàn)的地方。
憑借其獨(dú)特的快速仿真架構(gòu)、最先進(jìn)的商用 FPGA 以及基于FPGA的仿真軟件創(chuàng)新，Synopsys的ZeBu Server是業(yè)界最快的仿真系統(tǒng)，可提供2×傳統(tǒng)仿真解決方案的性能。ZeBu軟件為用戶提供了快速編譯器、高級(jí)調(diào)試（包括與Verdi的本機(jī)集成）、仿真加速、混合仿真和功耗分析等寶貴工具。
當(dāng)應(yīng)用程序在模擬器上運(yùn)行時(shí)，它最終會(huì)轉(zhuǎn)換為SoC的向量。然后，這些矢量可用于運(yùn)行仿真，從而驗(yàn)證仿真器中芯片的功能。仿真是獲取工作負(fù)載的正確平臺(tái)，因?yàn)樗鼤?huì)生成針對(duì)功率分析優(yōu)化的向量。如圖3所示，PrimePower RTL使用ZeBu EmPower矢量為設(shè)計(jì)人員提供有用的信息。

圖 3：概要軟件驅(qū)動(dòng)的 SoC 活動(dòng)

AI芯片使用大量的數(shù)學(xué)函數(shù)，主要是乘法和矩陣操作，由專用和優(yōu)化的組合邏輯執(zhí)行。
"當(dāng)我們進(jìn)入這些計(jì)算密集型應(yīng)用的那一刻，設(shè)計(jì)人員擔(dān)心的新概念是較低幾何形狀的故障功率。"毛刺功率占總功率的25%以上，我們知道毛刺功率意味著浪費(fèi)功率。
故障的數(shù)量與SoC執(zhí)行的操作數(shù)量成正比，這使得故障成為AI加速器需要解決的重要問題。有兩種類型的毛刺：慣性毛刺和運(yùn)輸毛刺。慣性毛刺可以通過架構(gòu)來解決，而運(yùn)輸毛刺是由于通過邏輯單元的延遲造成的，導(dǎo)致邏輯門輸入處的到達(dá)時(shí)間不同。故障正在成為一個(gè)非常大的話題，因?yàn)樗鼈兒茈y優(yōu)化，也很難衡量。
Synopsys提供端到端RTL到柵極的毛刺功率分析和優(yōu)化解決方案。在RTL中，PrimePower RTL（見圖 4）可以計(jì)算和報(bào)告每個(gè)層次結(jié)構(gòu)的毛刺，還可以指向生成最高級(jí)別毛刺的RTL源代碼行。PrimePower解決方案還提供使用RTL仿真的延遲/毛刺感知矢量生成，并可以使用零延遲柵極級(jí)仿真或與SPICE功率數(shù)密切相關(guān)的時(shí)序感知仿真來執(zhí)行毛刺功率分析。
"故障正在變得占主導(dǎo)地位，特別是在AI芯片和較低的幾何形狀中，"有像PrimePower RTL這樣的工具，它可以告訴設(shè)計(jì)人員哪些塊更麻煩，并對(duì)其進(jìn)行排名。然后，架構(gòu)師可以更改架構(gòu)，使其不那么容易出現(xiàn)故障。

圖 4：PrimePower RTL 毛刺功耗分析

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)