ZYNQ(FPGA)與DSP之間SRIO通信實現(xiàn)分享

ID:1038751 · 發(fā)表于 2023-2-5 13:43

1 ZYNQ與DSP之間通信例程
1.1 ZYNQ 與DSP之間SRIO通信1.1.1 例程位置

ZYNQ例程保存在資料盤中的Demo\ZYNQ\PL\srio_gen2_0_ex文件夾下。

DSP例程保存在資料盤中的Demo\DSP\XQ_SRIO_x4LANE_5Gbps文件夾下。

1.1.2 功能簡介

實現(xiàn)DSP與ZYNQ之間SRIO接口傳輸功能。

DSP與ZYNQ之間SRIO通道寬度為4，每個SRIO通道速率5Gbps。DSP SRIO參考時鐘頻率為250MHz，ZYNQ SRIO參考時鐘頻率為125MHz。

DSP與ZYNQ之間SRIO接口相關(guān)信號連接示意圖如下圖所示：

DSP作為Initiator發(fā)起NWrite數(shù)據(jù)寫事務(wù)，將數(shù)據(jù)寫入ZYNQ PL端的RAM空間（最大2KB）；接著，DSP發(fā)起NRead數(shù)據(jù)讀事務(wù)，從ZYNQ PL端的RAM空間讀取數(shù)據(jù)；DSP完成數(shù)據(jù)寫、讀事務(wù)后，對讀寫數(shù)據(jù)進行比對，以檢測SRIO傳輸是否有數(shù)據(jù)錯誤。

1.1.3 例程使用

特別提示：例程使用，請參考下面章節(jié)順序執(zhí)行。確保ZYNQ PL程序要先運行，然后才能運行DSP程序。

1.1.3.1 加載運行ZYNQ程序1.1.3.1.1 打開Vivado工程

雙擊桌面Vivado圖標，打開Vivado工具：

點擊Open Project，打開工程（注意：確保例程路徑為非中文路徑）：

Vivado工程打開后界面如下圖所示：

1.1.3.1.2 下載ZYNQ PL程序

點擊Open Hardware Manager：

打開Hardware Manager的界面如下圖所示：

此后，確保FPGA JTAG仿真器已連至接板卡和電腦，并且板卡處于上電狀態(tài)。

點擊Hardare Manager界面上的Open target，并在彈出的菜單中單擊Auto Connect：

仿真器連接成功后，在找到的xc7z035_1器件上右擊，并在彈出的菜單中點擊Program Device…：

一般來說，Vivado下載工具會自動找到本工程下的程序bit流下載文件和調(diào)試文件，如果沒有自動找到，則需要用戶通過旁邊的瀏覽按鈕去自行選取。確保程序下載文件沒問題后，點擊Program下載程序：

程序下載完成后，點擊界面上的“>>”按鈕，可實時抓取查看ZYNQ PL端信號運行波形：

1.1.3.2 加載運行DSP程序1.1.3.2.1 CCS導(dǎo)入例程

雙擊桌面CCS快捷圖標，打開CCS軟件：

CCS設(shè)置工作空間時，選擇默認即可：

通過菜單File->Import…導(dǎo)入CCS工程：

導(dǎo)入項目選擇CCS Projects：

點擊Browse…，瀏覽找到例程所在位置（注意：確保例程路徑為非中文路徑），選中例程所在目錄，并點擊“確定”：

CCS軟件將識別到的例程顯示在Discovered projects一欄，最后點擊Finish：

例程導(dǎo)入后界面如下圖所示：

1.1.3.2.2 下載CCS程序1.1.3.2.2.1 目標配置文件設(shè)置

特別提示：目標配置文件設(shè)置這一步驟可以只進行一次，后面例程可以反復(fù)使用，不用重復(fù)創(chuàng)建或設(shè)置。

在右邊的Target Configuration窗口，雙擊打開之前創(chuàng)建好的目標配置文件，如下圖的XDS200-C6657.ccxml：

如果還沒有目標配置文件，則在Target Configuration窗口的空白處或User Defined文件夾處右擊，并在彈出的菜單中點擊“New Target Configuration”新建目標配置文件：

在打開的目標配置文件中，需要配置仿真器類型、器件型號，我們實驗用的仿真器為XQ-XDS200U，選中仿真器類型XDS2xx USB Debug Probe即可，器件型號勾選上TMS320C6657，如下圖所示，然后點擊高級設(shè)置項Target Configuration，準備Gel文件設(shè)置：

在高級項設(shè)置窗口中，點擊C66xx_0核心，然后在右側(cè)的初始化腳本欄中，點擊Browse，找到我們提供的Gel文件，即XinesC6657.gel。設(shè)置完Gel文件后，點擊Save：

1.1.3.2.2.2 啟動目標配置文件

在已經(jīng)創(chuàng)建并設(shè)置好的目標配置文件處右擊，并在彈出的菜單中點擊Launch Selected Configuration，打開調(diào)試窗口：

1.1.3.2.2.3 仿真器連接目標器件

調(diào)試窗口打開后，右鍵單擊C66xx_0核心0，并在彈出的菜單中點擊Connect Target：

1.1.3.2.2.4 加載DSP程序

點擊Load圖標，加載DSP程序：

點擊Browse…或Browse project…，找到DSP程序的可執(zhí)行文件（以.out為后綴），然后點擊OK，如下圖所示：

1.1.3.2.2.5 DSP程序運行

點擊Resume運行圖標，運行DSP程序，如下圖所示：

1.1.3.3 運行結(jié)果說明1.1.3.3.1 DSP程序運行結(jié)果

CCS軟件的Console控制臺窗口打印SRIO調(diào)試信息。

DSP通過SRIO接口先發(fā)起NWrite寫事務(wù)，數(shù)據(jù)長度為2048字節(jié)；接著DSP發(fā)起NRead事務(wù)，數(shù)據(jù)長度為2048字節(jié)，然后比對讀寫事務(wù)對應(yīng)的數(shù)據(jù)。

如果SRIO傳輸異常，存在數(shù)據(jù)錯誤，則程序里面錯誤計數(shù)器累加，并輸出打印當前錯誤個數(shù)。每當完成100次NWrite和NRead SRIO讀寫事務(wù)，則輸出打印一次“DSP <-> FPGA 204800 bytes OK!”字樣，如下圖所示：

1.1.3.3.2 ZYNQ PL程序運行結(jié)果

ZYNQ PL端提供的ILA調(diào)試窗口，可以實時抓取采集SRIO本地總線信號時序波形。SRIO本地總線信號說明如下（詳細定義請參考數(shù)據(jù)手冊Xilinx文檔pg007_srio_gen2.pdf）：

SRIO本地發(fā)送總線信號
iotx_tvalid	[size=10.5000pt]發(fā)送數(shù)據(jù)有效標志位
iotx_tready	[size=10.5000pt]發(fā)送準備好標志位
iotx_tlast	[size=10.5000pt]最后一個發(fā)送數(shù)據(jù)標志位
iotx_tdata	[size=10.5000pt]發(fā)送數(shù)據(jù)
iotx_tkeep	[size=10.5000pt]發(fā)送數(shù)據(jù)字節(jié)控制位
iotx_tuser	[size=10.5000pt]發(fā)送控制數(shù)據(jù)，主要內(nèi)容是源I[size=10.5000pt]D[size=10.5000pt]和目的I[size=10.5000pt]D
SRIO本地接收總線信號
iorx_tvalid	[size=10.5000pt]接收數(shù)據(jù)有效標志位
iorx_tready	[size=10.5000pt]接收準備好標志位
iorx_tlast	[size=10.5000pt]最后一個接收數(shù)據(jù)標志位
iorx_tdata	[size=10.5000pt]接收數(shù)據(jù)
iorx_tkeep	[size=10.5000pt]接收數(shù)據(jù)字節(jié)控制位
iorx_tuser	[size=10.5000pt]接收控制數(shù)據(jù)，主要內(nèi)容是源I[size=10.5000pt]D[size=10.5000pt]和目的I[size=10.5000pt]D
狀態(tài)信號
port_initialized	SRIO端口初始化完成標志位 1：SRIO端口初始化完成； 0：SRIO端口初始化未完成。
link_initialized	SRIO鏈路初始化完成標志位 1：SRIO鏈路初始化完成； 0：SRIO鏈路初始化未完成。
mode_1x	SRIO運行模式 1：SRIO運行在降速模式，即4個通道減速到1個通道運行； 0：SRIO運行在全速模式，即4個通道全部運行。