基于fpga的am信號解調(diào)裝置設(shè)計對這個毫無思路,已經(jīng)下好vivado,我需要學(xué)習(xí)哪些

ID:1077998 · 發(fā)表于 2023-11-8 14:38

采用FPGA開發(fā)平臺，設(shè)計一AM信號解調(diào)裝置，具體要求如下：
1、AM信號的載波為1MHz，調(diào)制信號頻率為1kHz，調(diào)幅指數(shù)Ma范圍為0.3-0.8；
2、對AM信號進(jìn)行A/D采集；
3、基于FPGA平臺完成對AM信號的解調(diào)；
4、通過D/A完成解調(diào)信號的輸出，要求波形無明顯失真，輸出信號幅度大于等于500mV；
大佬們我是FPGA小白，對這個毫無思路，已經(jīng)下好vivado,我需要學(xué)習(xí)哪些?

ID:123289 · 發(fā)表于 2023-11-9 16:56

先做到:從數(shù)學(xué)上能解決問題，再考慮用單片機(jī)來實現(xiàn)。

帳號		自動登錄	找回密碼
密碼			立即注冊

基于fpga的am信號解調(diào)裝置設(shè)計 對這個毫無思路,已經(jīng)下好vivado,我需要學(xué)習(xí)哪些

基于fpga的am信號解調(diào)裝置設(shè)計對這個毫無思路,已經(jīng)下好vivado,我需要學(xué)習(xí)哪些