在低功耗設計中晶體的選擇非常重要，尤其帶有睡眠喚醒的系統(tǒng)，往往使用低電壓以求低功耗。由于較低的供電電壓，使得提供給晶體的激勵功率減少，造成晶體起振很慢或根本就不能起振。
實際應用中發(fā)現(xiàn)，這一現(xiàn)象在上電復位時并不十分明顯，這是由于上電時電路有足夠的擾動，振蕩很容易建立起來。在 MCU 被從睡眠中喚醒時，此時電路的擾動要比上電時小得多，起振變得很不容易。
在振蕩回路中，晶體既不能過激勵，過激勵易于與高次諧波同步；也不能欠激勵，欠激勵導致不容易起振。因此，晶體的選擇應考慮下述幾個要素：諧振頻點、負載電容、激勵功率、溫度特性、長期穩(wěn)定性。
這就是說，晶振的可靠性工作不僅僅受到負載電容的影響，這一點是我們應用中的一個誤區(qū)。
對于負載電容的選擇，應根據(jù)晶振供應商提供的 Datasheet 的數(shù)值選擇。在許可范圍內(nèi)，負載電容值越低越好。容值偏大雖有利于振蕩器的穩(wěn)定，但將會增加起振時間。有些晶振的推薦電路甚至需要串聯(lián)電阻 RS，它一般用來來防止晶振被過分驅(qū)動。過分驅(qū)動晶振會漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，造成頻率偏移，加速老化。
那么如何計算晶振的負載電容？可以根據(jù)下式獲得：
Ce = 2 * CL - Cs - Ci
這里， Ce---外接負載電容值（External Load Capacitor Value）
CL---指定的晶體的容性負載（Specified Crystal Capacitive Load）
Cs---PCB板上連線的電容，包括晶體焊盤的電容（PCB Trace Capacitance(include crystal pad capacitance)）
Ci---IC 引腳的電容（IC pin Capacitance）
舉個例子：
Ce = 2 * 20pF - 7.3pF - 6pF = 26.7pF = 27pF
電阻RS常用來防止晶振被過分驅(qū)動。過分驅(qū)動晶振會漸漸損耗減少晶振的接觸電鍍,這將引起頻率的上升�？捎靡慌_示波器檢測OSC輸出腳,如果檢測一非常清晰的正弦波,且正弦波的上限值和下限值都符合時鐘輸入需要,則晶振未被過分驅(qū)動;相反,如果正弦波形的波峰,波谷兩端被削平,而使波形成為方形,則晶振被過分驅(qū)動。這時就需要用電阻RS來防止晶振被過分驅(qū)動。判斷電阻RS值大小的最簡單的方法就是串聯(lián)一個5k或10k的微調(diào)電阻,從0開始慢慢調(diào)高,一直到正弦波不再被削平為止。通過此辦法就可以找到最接近的電阻RS值。
|
