USB硬件設(shè)計(jì)指南

ID:98924 · 發(fā)表于 2015-12-9 02:30

在 USB 設(shè)計(jì)中，USB 差分 DP/DM 對(duì)可工作于 480Mbps的高速模式，系統(tǒng)時(shí)鐘可工作于 12 MHz、48 MHz 及 60 MHz，在硬件設(shè)計(jì)中屬于高速設(shè)計(jì)部分，有許多方面需要特別注意，因?yàn)閁SB電纜容易形成單極天線，必須防止RF電流耦合到線纜上。
在設(shè)計(jì)USB電路時(shí)，最關(guān)注的信號(hào)有：
數(shù)據(jù)傳輸信號(hào)DP\DM：高速差分信號(hào)，容易受到外界噪聲的干擾，影響信號(hào)的傳輸質(zhì)量。
供電信號(hào)VBUS：供電信號(hào)引腳上的電源紋波會(huì)對(duì)數(shù)據(jù)傳輸信號(hào)產(chǎn)生很大的干擾，因此必須經(jīng)過(guò)濾波。而且接地信號(hào)也要經(jīng)過(guò)濾波，減少干擾。
原理設(shè)計(jì)
USB的電路比較簡(jiǎn)單，將USB控制器與USB接口直接互連即可，很多的考慮是出于對(duì)信號(hào)完整性和防靜電（ESD）和過(guò)流保護(hù)的要求，典型的USB電路如下所示：

左端的端口信號(hào)直接與255的USB控制器部分相連。圖中IC RT9702PJ5的作用是過(guò)流保護(hù)，下端的SRV05-4是一個(gè)穩(wěn)壓器，作用是靜電防護(hù)。信號(hào)線DP和DM上串聯(lián)的兩個(gè)33OHM電阻是終端匹配電阻，作用是消除信號(hào)的過(guò)沖，得到更好的眼圖。阻值的選擇可以根據(jù)具體情況進(jìn)行“試錯(cuò)”，用不同阻值的電阻接入電路測(cè)試，選擇最合適的阻值。通常阻值的選擇在22-33ohm之間，這是根據(jù)特性阻抗匹配原則推算出的阻值。
VBUS引腳和GND引腳上串聯(lián)的兩個(gè)68OHM的磁珠的作用是消除電源信號(hào)上的高頻噪聲，增強(qiáng)抗抖動(dòng)性能。磁珠的電阻值介于47 OHM至1000 OHM之間（100MHz信號(hào)頻率時(shí)）。
通常要將磁珠與去耦電容配合使用，一般用于芯片的模擬，鎖相環(huán)（PLL）以及數(shù)字部分的電源終端引腳上，作用是最小化電磁干擾輻射。對(duì)于該磁珠與去耦電容陣列的布局應(yīng)該盡可能的靠近芯片的位置，以實(shí)現(xiàn)線路自感及對(duì)系統(tǒng)的噪聲影響的最小化。下圖是推薦的電容及鐵氧體磁珠陣列的搭配和布局：

為了實(shí)現(xiàn)更好的防靜電放電和電磁干擾性能，需要采取一下措施：
1、在供電線路VBUS上采用一個(gè)10uF電容連接到USB連接器的外殼接地點(diǎn)（機(jī)架地——chassis GND）。
2、在引腳GND信號(hào)線路上采用一個(gè)10uF的電容連接到USB連接器的外殼接地點(diǎn)上。
3、如果采用了電壓穩(wěn)壓器，則同時(shí)在輸入及輸出端放置10uF的電容去耦。該措施可以增強(qiáng)對(duì)靜電放電的防御能力并降低電磁干擾。
疊層設(shè)計(jì)
由于USB具有高頻特性，因此推薦的PCB至少為四層，各個(gè)疊層的示意圖如下所示：

主要信號(hào)走線應(yīng)布在同一層上，通常選擇signal 1層。與該層直接相鄰的應(yīng)為GND層，采用無(wú)分割的整層地平面，提供良好的信號(hào)返回路徑。走線最好不要跨層，實(shí)在不能避免走線跨層時(shí)應(yīng)該最大程度的降低信號(hào)的過(guò)孔數(shù)量，同時(shí)要避免走線的返回路徑跨越底層或電源層分割線處，如下圖的兩種情況，一定要設(shè)法避免：

布局設(shè)計(jì)USB控制器與USB連接器應(yīng)該盡可能的靠近，以減少走線的長(zhǎng)度。用于去耦和消除高頻噪聲干擾的磁珠和去耦電容應(yīng)該盡可能的靠近USB連接器放置。終端匹配電阻應(yīng)該盡可能放置在靠近USB控制器的一端。電壓穩(wěn)壓器也應(yīng)該盡可能靠近連接器放置。
布線設(shè)計(jì)盡可能縮短走線長(zhǎng)度，優(yōu)先考慮對(duì)高速USB差分線的布線，盡可能的避免高速USB差分線和任何的接插件和邊沿陡峭的數(shù)字信號(hào)線靠近走線。盡可能的減少在USB高速信號(hào)線上的過(guò)孔數(shù)和拐角，從而可以更好的做到阻抗的控制，避免信號(hào)的反射。禁止使用90°的走線拐角，使用兩個(gè)45度來(lái)實(shí)現(xiàn)拐彎或用一個(gè)圓弧來(lái)實(shí)現(xiàn)，這將大大減低信號(hào)的反射和阻抗的不連續(xù)。不要將信號(hào)線走在晶振、晶體、時(shí)鐘合成器、磁性器件和時(shí)鐘倍頻的IC下面。在信號(hào)線上避免出現(xiàn)短樁線（stub），否則將會(huì)導(dǎo)致信號(hào)的反射，從而影響信號(hào)的完整性。如果短樁線是不可避免的話，那么確保其長(zhǎng)度不要超過(guò)200mils。盡可能將高速信號(hào)線走在同一層里。保證走線的返回路徑有一個(gè)完整的無(wú)分割的鏡像平面(VCC或GND，優(yōu)先選擇GND平面)。如果可能的話，不要將走線跨越鏡像平面分割線（如電源平面上不同電源的分割線），否則將會(huì)增加自感系數(shù)且增大信號(hào)的輻射。差分信號(hào)線并排一起布線。
差分信號(hào)布線
在并行的USB差分信號(hào)對(duì)之間的布線間距，要確保90 ohms的差分阻抗。縮短高速USB信號(hào)線同高速時(shí)鐘線和交流信號(hào)并排走線的長(zhǎng)度，或者加大它們并排的間距，從而降低串?dāng)_的影響。保證差分對(duì)信號(hào)與其他信號(hào)走線的間距至少為50mils。差分對(duì)信號(hào)之間采用緊耦合模式，即走線之間的間距小于走線的寬度，這樣能夠提高差分信號(hào)抗外界噪聲干擾的能力。具體的走線間距和寬度需要通過(guò)相關(guān)的軟件計(jì)算確定。差分信號(hào)最好保證兩走線的間距處處一致，并且要做到長(zhǎng)度匹配，其最大的長(zhǎng)度差（如DP和DM的長(zhǎng)度差）不能大于200 mils。長(zhǎng)度匹配比保持間距處處一致更重要，因此，優(yōu)先保證長(zhǎng)度匹配，可以在一些走線間距不能保持一致的地方對(duì)信號(hào)走線進(jìn)行繞線，保證兩條走線的長(zhǎng)度一致。確保USB連接器走線到背板接插件的總長(zhǎng)度控制在18 inches。
電源信號(hào)走線
保持所有的VBUS走線盡可能的短，最好使用走線寬度為50mils,2 OZ 銅厚的走線布VBUS信號(hào)線。
USB的硬件設(shè)計(jì)室PCB設(shè)計(jì)中比較重要的部分，需要特別加以考慮，才能設(shè)計(jì)出符合要求的產(chǎn)品。

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)