JD642 CPLD邏輯示意圖

ID:114320 · 發(fā)表于 2016-5-10 04:15

　　CPLD里主要譯址邏輯關(guān)系，F(xiàn)LASH地址邏輯是采用向CE2空間的高空間執(zhí)行寫操作來換頁的。例如對(duì)CE2的某空間（EA22：19＝0110）寫任意數(shù)據(jù)，則FLASH高4位地址切換為0110。這點(diǎn)與用FPGA進(jìn)行選址的DM642開發(fā)板邏輯方式不同。因?yàn)楣苣_資源有限，又考慮信號(hào)完整性，再加上CPLD資源有限，所以數(shù)據(jù)線沒有引到CPLD，通過這個(gè)方式進(jìn)行頁切換。
　　因?yàn)轫撉袚Q方式不同，所以FLASHBURN燒寫用到的.out文件中相關(guān)代碼要自己更改。另外超過虛擬頁512K大小的程序BOOT也要做相關(guān)的調(diào)整。

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)