《數(shù)字電路》的期末考試復習試題及答案

ID:160871 · 發(fā)表于 2017-1-10 22:53

word格式的完整試題文檔下載：
《數(shù)字電路》的期末考試復習答案.doc (6.83 MB, 下載次數(shù): 20)

2017-1-10 22:52 上傳
點擊文件名下載附件
下載積分: 黑幣 -5

---------下面是內容預覽---------------------------------

一、名詞解釋（30個）

1、數(shù)字信號：

不隨時間做連續(xù)變化的信號，信號數(shù)值的大小和增減可采用數(shù)字形式。

2、數(shù)字電路：

加工處理數(shù)字信號的電路。即能對數(shù)字信號進行算術運算和邏輯運算。

3、“與”邏輯

當決定一件事情的各種條件全部具備后，這件事才能發(fā)生的邏輯關系。

4、“或”邏輯

在決定一件事情的幾個條件中，只要有一個或幾個具備，事情就會發(fā)生的邏輯關系。

5、補碼

補碼的符號位與原碼和反碼相同，即用0表示正，1表示負。數(shù)值位與符號相關，正數(shù)補碼的數(shù)值位和真值表的數(shù)值位相同；復數(shù)補碼的數(shù)值位是真值的數(shù)值位按位取反，并在最低位加1。

6、任意項

無關項和約束項統(tǒng)稱。部分變量組合對于函數(shù)值是1或0皆可，不影響電路功能，此為無關項；某些輸入變量取值組合被禁止出現(xiàn)，即不被允許為輸入，此為約束項。

7、正邏輯

把用高電平表示邏輯1、低電平表示邏輯0的規(guī)定稱為正邏輯

8、負邏輯

把用高電平表示邏輯0、低電平表示邏輯1的規(guī)定稱為負邏輯。

9、最小項

如果一個具有n個變量的函數(shù)的與項包含全部n個變量，每個變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該與項被稱為最小項。

10、最大項

如果一個具有n個變量的函數(shù)的或項包含全部n個變量，每個變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該或項被稱為最大項。

反演規(guī)則

反演規(guī)則是將原邏輯函數(shù)中所有的“·”變成“+”，“+”變成“·”；0換成1,1換成0；原變量換成反變量，反變量換成原變量。

12、對偶規(guī)則

如果把任何一個邏輯表達式Y中的“·”換成“+”，“+”換成“·”；0換成1,1換成0，則得到一個新的邏輯式Y＇，這個Y＇稱為Y的對偶式。

13、卡諾圖

將n個變量分為行、列兩組，畫出2n個小方格，每行的方格左方標示相應變量取值，每列的方格上方標示相應的變量取值，每一個方格中填入該格所對應的變量取值的函數(shù)值，變量取值的排列是按邏輯相鄰性原則排列的，每個方格對應的變量只有一個變量與其相鄰方格的變量取值不同。

摩根定理

15、邏輯函數(shù)標準型：

邏輯函數(shù)的每一項中都包含全部變量，而且每一項中每個變量以原變量或反變量的形式只出現(xiàn)一次。

16、門電路: 輸出信號與輸入信號之間存在一定邏輯關系的開關電路。

17、TTL與非門:TTL集成邏輯門電路的輸入輸出結構均采用半導體三極管，所以稱晶體管-晶體管邏輯門電路，簡稱電路。

18、OC門：集電極開路（漏極開路）與非門門電路。

19、三態(tài)門: 三態(tài)輸出門簡稱三態(tài)門，三態(tài)指其輸出既可以是一般二值邏輯電路，即正常的高電平（邏輯1）或低電平（邏輯0），又可以保持特有的高阻抗狀態(tài)。高阻態(tài)相當于隔斷狀態(tài)（電阻很大，相當于開路）。

20、扇出系數(shù)：與非門輸出端連接同類門最多個數(shù)。反映與非門的帶負載能力。

21、組合邏輯電路: 如果一個邏輯電路在任何時刻產生的穩(wěn)定輸出僅僅取決于該時刻各輸入取值的組合，而與過去的輸入取值無關，則稱該電路為組合邏輯電路。

22、競爭-冒險現(xiàn)象:

①競爭現(xiàn)象：輸入信號經過不同路徑到達輸出端的時間有先后的現(xiàn)象。

②險象現(xiàn)象：電路中競爭現(xiàn)象的存在，使得輸入信號的變化可能引起輸出信號出現(xiàn)非預期的錯誤輸出，這就是險象現(xiàn)象。

編碼器：

編碼器是將信號（如比特流）或數(shù)據進行編制、轉換為可用以通訊、傳輸和存儲的信號形式的設備。

24、譯碼器：

譯碼器是一類多輸入多輸出組合邏輯電路器件，其可以分為:變量譯碼和顯示譯碼兩類。變量譯碼器一般是一種較少輸入變?yōu)檩^多輸出的器件；顯示譯碼器用來將二進制數(shù)轉換成對應的七段碼。

數(shù)據選擇器：

數(shù)據選擇器是根據給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至輸出端的組合邏輯電路。

26、觸發(fā)器：觸發(fā)器是異種具有記憶功能的存儲器件。

27、雙穩(wěn)態(tài)觸發(fā)器：具有兩個穩(wěn)定狀態(tài)的觸發(fā)器。

28、基本RS觸發(fā)器：復位-置位觸發(fā)器，或者置0或1觸發(fā)器。

29、JK觸發(fā)器：JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。在實際應用中，它不僅有很強的通用性，而且能靈活地轉換其他類型的觸發(fā)器。由JK觸發(fā)器可以構成D觸發(fā)器和T觸發(fā)器。

30、時序邏輯電路：如果一個數(shù)字電路在任何時刻的穩(wěn)定輸出不僅取決于該時刻的輸入，而且與過去的輸入相關，則稱為時序邏輯電路。

簡答題（15個）

1、采用余3碼進行加法運算時，應如何對運算結果進行修正？為什么？

若無進位，則和數(shù)減3；若有進位，則和數(shù)加3。為了解決四位二進制運算高位產生的進位與一位十進制運算的進位之間的差值。

2、邏輯代數(shù)中的變量與函數(shù)和普通代數(shù)中的變量與函數(shù)有何區(qū)別？

①普通代數(shù)中變量取值可為任意數(shù)，邏輯代數(shù)變量取值只能為0和1，且其中0和1無大小、正負之分。

②邏輯函數(shù)取值也只有0和1，邏輯函數(shù)和邏輯變量之間的關系是由或、與、非3種基本運算決定。

3、什么是最小項？什么是最大項？最小項和最大項各有哪些性質？

最小項：如果一個具有n個變量的函數(shù)的與項包含全部n個變量，每個變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該與項被稱為最小項。

性質：

①任意一個最小項，其相應變量有且僅有一種取值使該最小項的值為1。

②相同變量構成的兩個不同最小項“與”為0。

③由n個變量構成的全部最小項“或”為1。

④一個由n個變量構成的最小項有n個相鄰的最小項。

最大項：如果一個具有n個變量的函數(shù)的或項包含全部n個變量，每個變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該或項被稱為最大項。

性質：

①任意一個最大項，其相應變量有且僅有一種取值使該最大項的值為0。

②相同變量構成的兩個不同最大項“或”為0。

③由n個變量構成的全部最大項“與”為0。

④一個由n個變量構成的最大項有n個相鄰的最大項。

4、用卡諾圖化簡邏輯函數(shù)時，應如何畫卡諾圈才能求得一個邏輯函數(shù)的最簡與—或表達式？

①在覆蓋所有一方格的前提下，卡諾圈的個數(shù)應達到最少

②在滿足合并規(guī)律的前提下，每個卡諾圈的大小應達到最大

③根據合并的需要，每個方格可以被一個或多個卡諾圈包圍

5、根據所采用的半導體器件的不同，集成電路可分為哪兩大類？各自的主要優(yōu)缺點是什么？

雙極型集成電路：采用雙極型半導體器件作為元件.主要特點是速度快、負載能力強，但功耗較大、集成度較低。

單極型集成電路：指MOS集成電路，采用金屬-氧化物半導體場效應管作為元件.MOS型集成電路的特點是結構簡單、制造方便、集成度高、功耗低，但速度較慢。

6、MOS管開關有哪些特點？

①輸入阻抗極高

②輸出阻抗，截止時極高，導通時較低

③極間電容影響大

④襯底要有正確的連接。

7、晶體三極管有哪幾種工作狀態(tài)？在數(shù)字系統(tǒng)中一般工作在什么狀態(tài)下？

答：截止狀態(tài)、放大狀態(tài)、飽和狀態(tài)。飽和狀態(tài)和截止狀態(tài)

8、TTL與非門有哪些主要性能參數(shù)？什么是開門電平？什么是關門電平？

答：

TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時延、輸入短路電流和空載功耗等8項。

開門電平:當電路輸入端接額定負載時,使電路輸出端處于低電位上限所允許的最低輸入電位.

關門電平:使電路輸出端處于高電位下限所允許的最高輸入電位.

為什么競爭-冒險現(xiàn)象是組合邏輯電路中常見的現(xiàn)象？冒險現(xiàn)象有哪些類型？消除電路中競爭-冒險現(xiàn)象的方法有哪些？

實際電路中從信號輸入到穩(wěn)定輸出需要一定時間，從輸入到輸出的過程中不同道路上門的個數(shù)不同，或者門電路平均延遲有差異都會導致信號從輸入經不同道路傳送到輸出級的時間不同，這樣可能會使邏輯電路產生錯誤輸出。

靜態(tài)險象：輸入信號的改變只引起一個錯誤信號脈沖
動態(tài)險象：輸入信號的改變引起多個錯誤信號脈沖
功能險象：多個輸入信號變化不同步產生的錯誤信號
輸出信號毛刺為負向脈沖的為0型險象，通常在與或、與非、與或非型電路中出現(xiàn)；輸出信號為正向脈沖的為1型險象，通常在或與、或非型電路中出現(xiàn)。

接入濾波電容、引入脈沖、修改邏輯設計。

10、簡述組合邏輯電路的設計步驟。

①仔細分析設計要求,確定輸入、輸出變量.

②對輸入和輸出變量賦予0、1值,并根據輸入輸出之間的因果關系,列出輸入輸出對應關系表,即真值表.

③根據真值表填卡諾圖,寫輸出邏輯函數(shù)表達式的適當形式.

④畫出邏輯電路圖.

11、簡述組合邏輯電路的分析步驟。

①根據給定的邏輯圖,從輸入到輸出逐級寫出邏輯函數(shù)式；

②用公式法或卡諾圖發(fā)化簡邏輯函數(shù)；

③由已化簡的輸出函數(shù)表達式列出真值表；

④從邏輯表達式或從真值表概括出組合電路的邏輯功能.

12、觸發(fā)器的邏輯功能通常采用哪些方式進行描述？

功能表、狀態(tài)表、狀態(tài)圖、次態(tài)方程和激勵表。

13、觸發(fā)器有哪些基本性質？常見的觸發(fā)器有哪些種類？各自又有什么樣的特點呢？

性質：（1）觸發(fā)器有兩個穩(wěn)定的工作狀態(tài)，一個是“1”態(tài)，即輸出端Q=1，

=0,另一個是“0”態(tài)，即輸出端Q=0，=1，在沒有外界信號作用時，觸發(fā)器維持原有的穩(wěn)定狀態(tài)不變；（2）兩個穩(wěn)定的工作狀態(tài)相互轉變在外界信號的作用下，觸發(fā)器可以從一個穩(wěn)定的狀態(tài)翻轉到另一個穩(wěn)定的狀態(tài)，所謂“穩(wěn)定”的狀態(tài)，是指沒有外界信號作用時，觸發(fā)器電路中的電流和電壓均維持恒定數(shù)值。

常見觸發(fā)器：（1）基本RS觸發(fā)器：（2）JK觸發(fā)器：（3）D觸發(fā)器：

14、時序邏輯電路的分析步驟有哪些呢？

(1) 根據邏輯電路寫出各個觸發(fā)器的驅動方程，即寫出每個觸發(fā)器輸入端的邏輯函數(shù)表達式。

(2) 根據所給觸發(fā)器，將得到的驅動方程代入觸發(fā)器特性方程，得到時鐘脈沖作用下的狀態(tài)方程。

(3) 從邏輯電路中寫出輸出端的邏輯函數(shù)表達式。

(4) 將任何一組輸入變量的取值及電路的初始狀態(tài)，代入狀態(tài)轉移方程中和輸出函數(shù)表達式中，得到時鐘信號作用下的存儲電路的次態(tài)邏輯值；再以得到的次態(tài)邏輯值為初始狀態(tài)，和此時的輸入變量的取值，再次代入狀態(tài)轉移方程中和輸出函數(shù)表達式中，又得到新的次態(tài)邏輯值以及電路的輸出值,如此循環(huán)代入邏輯值，直到所有輸入變量的取值和所有邏輯狀態(tài)值全部代入。將存儲電路的狀態(tài)轉換以及電路的輸出用表格的形式來描述它們之間的關系，稱為狀態(tài)轉移表。將存儲電路狀態(tài)之間的轉換關系用圖形的方式來描述，就是狀態(tài)轉換圖。

(5) 檢查狀態(tài)轉換圖(狀態(tài)轉移表)，如果在時鐘信號和輸入信號的作用下，各個狀態(tài)之間能夠建立聯(lián)系，則說明該時序邏輯電路能夠自啟動，否則不能自啟動。

(6) 根據狀態(tài)轉換表（圖）來畫觸發(fā)器和輸出端的時序圖（即電壓工作波形圖）。

(7) 邏輯功能概述。

15、組合邏輯電路和時序邏輯電路有何不同？

時序邏輯電路包含記憶單元，輸出不僅與輸入有關，而且與之前的狀態(tài)有關，
組合邏輯電路不包含記憶單元，輸出與輸入有關，與之前的狀態(tài)無關。

電路分析題（10個）

1、設計一個4人表決電路，每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈L表示，多數(shù)人同意時指示燈亮，否則L不亮。

解：令ABCD為輸入變量，同意為1，不同意為0，Y為輸出邏輯函數(shù)，1為同意，0為不同意，列出真值表。

A	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
B	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
C	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
D	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	0	0	0	0	0	0	1	0	0	0	1	0	1	1	1

得出邏輯表達式：

1.004.jpg (4.38 KB, 下載次數(shù): 162)

下載附件

2017-1-10 22:53 上傳

化簡邏輯表達式：

畫出邏輯電路圖：

2、設計一個將余3碼變換成8421BCD碼的組合邏輯電路。

減去一個數(shù)等于加上這個數(shù)的補碼，而補碼等于原碼的反碼加一，

3為正數(shù)，補碼為0011，則利用飼喂集成加法器74LS283實現(xiàn)將余

3碼轉換為8421BCD碼的邏輯電路如圖所示：

3、設計一個能接受5位二進制的組合電路，當它們能被6或者7整除時便發(fā)出信號。

4、設計一個4人搶答邏輯電路，具體要求如下：

(1) 每個參賽者控制一個按鈕，按動按鈕發(fā)出搶答信號。

(2) 競賽主持人另有一個按鈕，用于將電路復位。

(3) 競賽開始后，先按動按鈕者將對應的一個發(fā)光二極管(LED)點亮，此后其他3人再按動按鈕對電路不起作用。

答：

設計一個比較4位二進制數(shù)

1.012.jpg (2.29 KB, 下載次數(shù): 173)

下載附件

2017-1-10 22:53 上傳

是否相等的數(shù)值比較器。

解：分析可知，若這兩個二進制數(shù)相等，則

同時為0或者同時為1兩種可能，因此邏輯表達式為：

化簡后為：

從而，邏輯電路圖如下所示：

6、試用74LS138型3-8線譯碼器組成的芯片描繪下列函數(shù)的月邏輯功能：

(1)

(2)

7、描述下列電路的邏輯功能：

1.022.jpg (15.48 KB, 下載次數(shù): 156)

下載附件

2017-1-10 22:53 上傳

1.023.jpg (14.26 KB, 下載次數(shù): 168)

下載附件

2017-1-10 22:53 上傳

8、用4路數(shù)據選擇器74LS153芯片實現(xiàn)4變量邏輯函

的功能。

答：選用變量C和D作為選擇控制變量，則可對給定邏輯數(shù)作如下變換:

根據變換后的邏輯表達式，即可確定各數(shù)據輸入

分別為

相應邏輯電路圖如下所示

分析下面的電路并回答問題

(1) 寫出電路激勵方程、狀態(tài)方程、輸出方程

(2) 畫出電路的有效狀態(tài)圖

(3) 當X=1時，該電路具有什么邏輯功能

解：

（1）

（2）

（3）當X=1時，該電路為三進制計數(shù)器

利用4片4/10譯碼器和1片2/4譯碼器設計一個5/32譯碼器。

答：因74LS42無選通輸入，當不使用Y8、Y9作為輸出端時，輸入高位A3可兼做使能端用，這樣4/10譯碼器3/8譯碼器。

帳號		自動登錄	找回密碼
密碼			立即注冊