找回密碼
 立即注冊(cè)

QQ登錄

只需一步,快速開始

搜索
查看: 4776|回復(fù): 0
打印 上一主題 下一主題
收起左側(cè)

PCB 設(shè)計(jì)注意事項(xiàng)系列 5:時(shí)鐘和網(wǎng)口

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:165052 發(fā)表于 2017-5-3 17:49 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
CLK 分類:

1) HostClock:MCH_BCLK(差分信號(hào))和 CPU_BCLK(差分信號(hào)),166/200MHZ

2) PCI_CLK:PCI_CLK【5:0】,33MHZ

3) REFCLK:14MHZ

4) USBCLK:48MHZ

5) DOTCLK:96MHZ

6) SRCCLK:(serial referenceclock)100MHZ

下載:
PCB設(shè)計(jì)注意事項(xiàng)系列5:時(shí)鐘和網(wǎng)口.pdf (499.59 KB, 下載次數(shù): 8)


分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

手機(jī)版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表