數字搶答器-數電課程設計實習論文

ID:207443 · 發(fā)表于 2017-6-24 08:53

設計題目：數字搶答器設計
學院：工學院

專業(yè)：電氣工程及自動化

設計者：

學號：

指導老師：

設計時間：

摘要 ………………………………………………………………………………………………1

1 引言…………………………………………………………………………………1

2設計任務與要求………………………………………………………………… 1

3總體設計方案…………………………………………………………………… 1

3.1 設計原理及相關說明…………………………………………………………1

3.2 總體設計圖………………………………………………………………… 1

4 相關元器件功能簡介

4.1 74HC138 ………………………………………………………………………2

4.1.1功能簡介………………………………………………………………2

4.1.2 元器件圖片……………………………………………………………2

4.2 74LS48…………………………………………………………………………2

4.2.1功能簡介………………………………………………………………2

4.2.2 元器件圖片……………………………………………………………3

4.3 74LS279 ………………………………………………………………………3

4.3.1功能簡介………………………………………………………………3

4.3.2 元器件圖片……………………………………………………………3

4.4 74LS192……………………………………………………………………… 4

4.4.1功能簡介………………………………………………………………4

4.4.2 元器件圖片……………………………………………………………4

4.5 74LS148……………………………………………………………………… 4

4.5.1功能簡介………………………………………………………………4

4.5.2 元器件圖片……………………………………………………………5

4.6 74LS48…………………………………………………………………………6

4.6.1功能簡介………………………………………………………………6

4.6.2 元器件圖片……………………………………………………………7

5 單元設計電路

5.1 自鎖電路………………………………………………………………………7

5.1.1功能……………………………………………………………………7

5.1.2 自鎖電路如圖所示……………………………………………………7

5.1.3自鎖電路原理及功能實現……………………………………………8

5.2 組別顯示電路…………………………………………………………………8

5.2.1功能……………………………………………………………………8

5.2.2 組別顯示電路如圖所示………………………………………………8

5.2.3組別顯示電路原理及功能實現………………………………………9

5.3 報警電路……………………………………………………………………10

5.3.1功能………………………………………………………………… 10

5.3.2 報警電路如圖所示…………………………………………………10

5.3.3報警電路原理及功能實現

5.4 倒計時電路………………………………………………………………… 12

5.4.1功能………………………………………………………………… 12

5.4.2 倒計時電路如圖所示……………………………………………… 12

5.4.3倒計時電路原理及功能實現

5.5 計分電路…………………………………………………………………… 13

5.5.1功能………………………………………………………………… 13

5.5.2 計分電路如圖所示………………………………………………… 13

5.5.3計分電路原理及功能實現…………………………………………14

5.6 總體電路功能………………………………………………………………14

結論…………………………………………………………………………………15

致謝…………………………………………………………………………………16

參考文獻……………………………………………………………………………16

附錄1元器件清單…………………………………………………………………17

附錄2實物圖………………………………………………………………………18

附錄3總電路圖……………………………………………………………………20

附錄4仿真結果圖…………………………………………………………………21

附錄5 Altium Designer原理圖…………………………………………………22

摘要

在搶答比賽中，為了準確、公正、直觀地判斷出第一搶答者，往往會設置一臺搶答器，通過數顯、燈光及音響等多種手段指示出第一搶答者。該搶答電路中包含記分電路，記錄當前選手的分數，還有犯規(guī)電路顯示超時搶答選手提前搶答選手的選手號，同時擁有犯規(guī)報警和搶答成功報警等多種功能。營造一種公平、公正的競賽環(huán)境。

1、引言

電視中我們經�？吹揭恍└傎悾x手之間進行一場競賽，為了競賽的公平，如果同時有多個選手按下?lián)尨鸢粹o，由于人的感官判別先后時間順序有限，可能會造成選手同時按下按下?lián)尨鸬募傧�，但是選手的搶答總有先后時間順序，這樣就可能帶來不公平，不過搶答器解決了競賽中的這個不足，第一個選手按下后即鎖定該選手的號碼，第二個選手按下無效，從而使比賽得以進行下去。

2、設計任務與要求

2.1設計制作一個可容納五組參賽的數字式搶答器，每組設置一個搶答按鈕供搶答者使用。

2.2參賽者按搶答開關，則該組指示燈亮并用組別顯示電路顯示出搶答者的組別，同時揚聲器發(fā)出間歇性報警聲2~3s。此時，電路應具備自鎖功能，使別組的搶答開關不起作用。

2.3設置記分電路。每組在開始時預置成100分，搶答后由主持人記分，答對一次加10分，否則減10分。

2.4設置犯規(guī)電路。對提前搶答和超時搶答的組別鳴喇叭示警，并由組別電路顯示出犯規(guī)組別。

3、總體設計方案

3.1、設計原理及相關說明

首先主持人按下?lián)尨痖_關之前，先將每位選手的分數置為一百，每位選手的分數相同，從同一個起點開始搶答，如果搶答成功加十分，如果搶答失敗減十分，主持人按下?lián)尨鹬�，如果有選手按下?lián)尨鸢粹o視為提前搶答，犯規(guī)電路會顯示犯規(guī)選手的號碼，同時蜂鳴器會響，提示選手犯規(guī)。

如果選手搶答成功，此時顯示選手的號碼，同時由555定時器和74LS192組成倒計時電路，設置倒計時為3秒，通過選手控制開關置為高電平，使74LS192置位端有效，從而產生間歇性報警聲。

如果選手在30秒內沒有搶答，則數碼管顯示00，此時七段字符譯碼器輸出為固定值不變，則通過與非門，當達到00狀態(tài)時，蜂鳴器報警，提示搶答時間已過，搶答無效。

3.2總體設計圖

4.相關元器件功能簡介

4.1 74HC138

4.1.1功能簡介

74HC138是三線八線譯碼器，就是把三種輸入狀態(tài)翻譯成八種輸出狀態(tài)。74HC138有1~6一共6個輸入管腳，其中4、5、6是使能管腳，只有當E1為高電平E2、E3為低電平時，74HC138才能正常工作。

4.1.2元器件圖片

4.2 74LS48

4.2.1功能簡介

74LS48除了有實現7段顯示譯碼器基本功能的輸入（DCBA）和輸出（QA～QG）端外，74LS48還引入了燈測試輸入端（LT）和動態(tài)滅零輸入端（RBI），以及既有輸入功能又有輸出功能的消隱輸入/動態(tài)滅零輸出（BI/RBO）端。

（1）7段譯碼功能（LT=1，RBI=1）

在燈測試輸入端（LT）和動態(tài)滅零輸入端（RBI）都接無效電平時，輸入DCBA經7448譯碼，輸出高電平有效的7段字符顯示器的驅動信號，顯示相應字符。除DCBA = 0000外，RBI也可以接低電平。

（2）消隱功能（BI=0）

此時BI/RBO端作為輸入端，該端輸入低電平信號時，表1倒數第3行，無論LT 和RBI輸入什么電平信號，不管輸入DCBA為什么狀態(tài)，輸出全為“0”，7段顯示器熄滅。該功能主要用于多顯示器的動態(tài)顯示。

（3）燈測試功能（LT = 0）

此時BI/RBO端作為輸出端，端輸入低電平信號時，表1最后一行，與及DCBA輸入無關，輸出全為“1”，顯示器7個字段都點亮。該功能用于7段顯示器測試，判別是否有損壞的字段。

（4）動態(tài)滅零功能（LT=1，RBI=1）

此時BI/RBO端也作為輸出端，LT 端輸入高電平信號，RBI 端輸入低電平信號，若此時DCBA = 0000，表1倒數第2行，輸出全為“0”，顯示器熄滅，不顯示這個零。DCBA≠0，則對顯示無影響。該功能主要用于多個7段顯示器同時顯示時熄滅高位的零。

4.2.2元器件圖片

4.3 74LS279

4.3.1功能簡介

74LS279就是4R-S觸發(fā)器，每片上有四路R-S觸發(fā)器。每路R-S觸發(fā)器有R和S兩個輸入和一個輸出端Q。

當S輸入低電平（0）時，輸出Q為低電平（0）；

當S輸入高電平（1）時，如果R輸入低電平（0），則Q為高電平（1）；

當S輸入高電平（1）時，如果R輸入低電平（1），則Q保持不變。

4.3.2元器件圖片

4.4 74LS192

4.4.1功能簡介

74LS192是雙時鐘方式的十進制可逆計數器。UP為加計數時鐘輸入端，DN為減計數時鐘輸入端。PL為預置輸入控制端，異步預置。MR為復位輸入端，高電平有效，異步清除。TCU為進位輸出：1001狀態(tài)后負脈沖輸出，TCD為借位輸出：0000狀態(tài)后負脈沖輸出。

4.4.2元器件圖片

4.5 74LS148

4.5.1功能簡介

優(yōu)先編碼器允許同時輸入兩個以上的編碼信號，編碼器對所有輸入的信號規(guī)定了優(yōu)先順序，當多個輸入信號同時出現時，只對其中優(yōu)先級最高的一個進行編碼。74LS148是集成8-3線優(yōu)先編碼器產品，根據邏輯電路可以寫出輸出與輸入變量之間的邏輯函數式為

當EI=1時，編碼輸出端A0、A1、A2均被鎖定在高電平狀態(tài)，只有在EI=0的條件下，編碼器才能正常工作。故為控制端，又稱選通輸入端，且為低電平有效。

輸入輸出

EI 0 1 2 3 4 5 6 7 A2 A1 A0 EO GS

1 × × × × × × × × 1 0 1 1 1

0 1 1 1 1 1 1 1 1 1 0 1 0 1

0 × × × × × × × 0 0 0 0 1 0

0 × × × × × × 0 1 0 0 1 1 0

0 × × × × × 0 1 1 1 1 0 1 0

0 × × × × 0 1 1 1 1 1 1 1 0

0 × × × 0 1 1 1 1 0 1 0 1 0

0 × × 0 1 1 1 1 1 0 1 1 1 0

0 × 0 1 1 1 1 1 1 1 0 0 1 0

0 0 1 1 1 1 1 1 1 1 0 1 1 0

表1 74LS148邏輯功能表

在表1中，符號“×”表示任意狀態(tài)（0或1，即輸入端有無信號）。從表1可以看出，優(yōu)先編碼器74LS148的邏輯功能具有以下特點：

（1）控制端EI=1時，無論輸入端有無信號，輸出端都被鎖定在高電平，編碼器不工作；只有當控制端EI=0時，編碼器才能正常工作，所以控制端為低電平有效。

（2）編碼器輸出端A2、A1、A0對應輸入端0～7的低電平狀態(tài)，即輸入端為低電平時認為該輸入端有編碼輸入信號，所以輸入端也是低電平有效。

（3）在EI=0的狀態(tài)下，允許輸入端0～7中有多個輸入端為低電平狀態(tài)（即有編碼器輸入信號），但編碼輸出端在同一個時刻只對一個編碼輸入信號進行編碼輸出。即輸入端的編碼輸入信號具有優(yōu)先級。74LS148優(yōu)先編碼器的輸入端中7的優(yōu)先級最高，0的優(yōu)先級最低。當7=0時，無論其他輸入端有無信號。輸出端只給出的編碼，即A2A1A0=0，其他依次類推。

（4）只有當控制端EI=0（編碼器處于工作狀態(tài)），且所有的編碼輸入端0～7都是高電平（即都沒有編碼輸入信號時）選通輸出端為低電平。因此E0=0表示編碼器工作，但輸入端沒有編碼信號輸入。因為EO=0能確定編碼器的狀態(tài)，因此又稱選通輸出端低電平有效。

（5）當控制端EI=0（編碼器處于工作狀態(tài)），且編碼器輸入端有編碼信號輸入（低電平）時，擴展輸出端GS輸出低電平。因此GS=0表示編碼器工作，且有編碼信號輸入。因為GS=0能確定編碼器的狀態(tài)，因此又稱擴展輸出端低電平有效。

（6）從表1中可以看出，編碼器有3種A2A1A0=111的狀態(tài)，可以根據選通輸出EO和擴展輸出GS的狀態(tài)區(qū)分此時編碼器的工作狀態(tài)。E0=0表示編碼器工作但沒有編碼信號輸入，此時A2A1A0=111；GS=0表示編碼器工作且有編碼信號輸入，所以此時A2A1A0=111表示０=0的編碼；E0=1且GS =1編碼器沒有工作，此時A2A1A0=111。

因為74LS148優(yōu)先編碼器由8個編碼輸入信號、3個編碼輸出端信號，因此又稱為8-3線優(yōu)先編碼器。

4.5.2元器件圖片

4.6 555定時器

4.6.1功能簡介

55定時器5內部包括兩個電壓比較器，三個等值串聯(lián)電阻，一個 RS 觸發(fā)器，一個放電管 T 及功率輸出級。它提供兩個基準電壓VCC /3 和 2VCC /3。

555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制RS 觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 C1 的同相輸入端的電壓為 2VCC /3，C2 的反相輸入端的電壓為VCC /3。若觸發(fā)輸入端 TR 的電壓小于VCC /3，則比較器 C2 的輸出為 0，可使 RS 觸發(fā)器置 1，使輸出端為高電平。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 C1 的輸出為 0，C2 的輸出為 1，可將 RS 觸發(fā)器置 0，使輸出為低電平。

它的各個引腳功能如下：

1腳：外接電源負端VSS或接地，一般情況下接地。

2腳：低觸發(fā)端TR。

3腳：輸出端Vo

4腳：是直接清零端。當此端接低電平，則時基電路不工作，此時不論TR、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。

5腳：VC為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基準電壓，當該端不用時，應將該端串入一只0.01μF電容接地，以防引入干擾。

6腳：高觸發(fā)端TH。

7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。

8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 ~ 16V，CMOS型時基電路VCC的范圍為3 ~ 18V。一般用5V。

在1腳接地，5腳未外接電壓，兩個比較器A1、A2基準電壓分別為低電平的情況下，555時基電路的功能表如表２示。

表 1

清零端　　高觸發(fā)端TH　　低觸發(fā)端　　　Q　　　放電管T　　　　　功能

　0　　　　　x　　　　　　　x　　　　　0　　　　導通　　　　　直接清零

　1　　　　　0　　　　　　　1　　　　　x　　保持上一狀態(tài)　　保持上一狀態(tài)

　1　　　　　1　　　　　　　0　　　　　x　　保持上一狀態(tài)　　保持上一狀態(tài)

　1　　　　　0　　　　　　　0　　　　　1　　　導通截止　　　　　置1

4.6.2元器件圖片

5.單元電路設計

5.1自鎖電路

5.1.1功能：第一次輸入有效，將第一次輸入對應的輸出鎖定，第二次輸入任意值，輸出不產生影響，仍保持第一次輸出不變。

5.1.2自鎖電路如圖所示：

有效搶答自鎖電路

提前搶答自鎖電路

5.1.3自鎖電路原理及功能實現：

當主持人打開初始化開關后，不管是否提前搶答，第一個選手按下按鈕后，74LS279的4Q輸出端變?yōu)楦唠娖剑唠娖綄?4LS148的EI端置為高電平，由于74LS148低電平輸入有效，高電平輸入無效，所以此時如果有第二個選手按下按鍵，74LS148輸入端無效，因此輸出保持第一位選手的輸出信號不變。從而達到了自鎖的功能。

4.2組別顯示電路

5.2.1功能：顯示選手組別

5.2.2組別顯示電路如圖所示

有效搶答組別顯示

犯規(guī)電路組別顯示

有效搶答組別二極管顯示

5.2.3組別顯示電路原理及功能實現：

74LS279輸出為二進制的形式，74LS48是七段字符譯碼器，將輸入的數值與數碼管的發(fā)光二極管，使其顯示0~9十位數字，由于本電路中只需要用到1~5這五個數字，所以用不到D輸入端，故D輸入端為低電平。一開始BI/RBO為低電平，此時DCBA無論輸入為什么狀態(tài)，七段字符譯碼器輸出都為低電平，當BI/RBO為高電平時輸入有效。

當選手有效搶答后，74HC138為3線-8線譯碼器，將輸入的二進制數轉換為相應的輸出。輸出低電平有效。用非門取反后接入發(fā)光二極管，相應的二極管與選手組別相對應，當搶答有效時，改組別的二極管亮。

5.3報警電路

5.3.1功能：

對提前搶答、超時搶答以及搶答成功進行報警，搶答成功為2~3秒間歇報警。

5.3.2報警電路如圖所示:

提前搶答報警電路

超時搶答報警電路

有效搶答報警部分電路（1）

有效搶答報警部分電路（2）

有效搶答報警部分電路（3）

5.3.3報警電路原理及功能實現

74LS192為雙時鐘方式的十進制可逆計數器，PL端為置數控制端，低電平有效，當輸入為低電平時，D3D2D1D0輸入有效，TCD為借位輸出，當數值變?yōu)?時，借位輸出端為低電平，為倒計時為0，TCD為高電平。當555定時器組成的時鐘脈沖輸出為高電平時，同時TCD為高電平，二者相與輸出為高電平才能給DN一個上升沿，導致輸出減一。通過時鐘脈沖、TCD的輸出以及有效搶答相與使喇叭一極產生3秒變化的高低電平，從而使喇叭出現間歇性導通，從而間歇性報警。蜂鳴器BUZZER有源，只要加電壓就響，Sounder和Speaker無源，需要有波形的電壓才能響。

5.4倒計時電路

5.4.1功能：

從某一指定數值進行倒計時。當主持人按下開關時倒計時開始。

5.4.2倒計時電路如圖所示：

5.4.3倒計時電路原理及功能實現：

當主持人按下?lián)尨鸢存I，使PL接入低電平，因為PL為置數端，低電平有效，使初始值設為D3D2D1D0二進制表示的值，從而使其初始化，當主持人開關打開后，置數端為高電平，所以D3D2D1D0端口輸入無效，兩個74LS192組成了十進制的兩位數，此時的555定時器組成的多諧振蕩器產生脈沖，U7為低位，U6為高位，當U7數值減為零時，U7的TCD輸出低電平，該低電平作為U6的PL輸入，即低位向高位借一位輸出。從而使高位輸出減一。74LS48為七段字符譯碼器，將74LS192輸出的二進制高低電平轉化為可以讓數碼管顯示相應數值的高低電平。

5.5計分電路

5.5.1功能：

預設分數為100分，由于競賽并非只進行一場，所以每組選手分別設置一個計分電路。當搶答有效并答對后，由主持人進行加十分；同理，搶答有效但答錯，由主持人減十分。

5.5.2計分電路如圖所示：

計分電路單一選手圖

計分電路所有選手圖

5.5.3計分電路原理及功能實現：

通過控制74LS192的UP和DN上升沿觸發(fā)，從而改變Q3Q2Q1Q0輸出，再通過七段字符譯碼器改變輸出，使十位輸出加一或減一，當十位輸出為零減一不夠時或者輸出十位為九加一進位時，TCD和TCU輸出一段時間為低電平，之后變?yōu)楦唠娖�，低電平變�(yōu)楦唠娖缴仙赜|發(fā)百位的DN和UP，分別完成借位和進位。由于個位始終為零，不發(fā)生變化，只需要在十位和百位數碼管顯示的同時顯示零即可。

5.6總體電路功能

先將主持人總開關先閉合再打開，將計分電路進行置數，即將選手的分數置為100分，同時也將倒計時電路清零，再將搶答開始開關閉合，將倒計時電路置數為30秒，在搶答開關未打開之前，如果出現選手搶答，搶答電路中的74LS48的BI/RBO端輸入為低電平搶答無效。同時74LS279輸出為通過取非、相與再通過或門使蜂鳴器報警，表示提前搶答，主持人通過關閉報警開關，使蜂鳴器取消報警，同時比賽重新開始。當選手有效搶答后，由于搶答開關打開，74LS279為4R-S觸發(fā)器，輸出為S的輸入，再將輸出電平輸入到74LS48，通過七段字符譯碼器，轉換成相應的高低電平使數碼管二極管燈亮。74LS279輸出位二進制數，將二進制數通過74HC138將二進制數轉化成相應的輸出，由于74HC138輸出為低電平有效，所以將輸出電平取反，再通過發(fā)光二極管發(fā)光，即可讓相應組別二極管發(fā)光。同時與組別對應的555定時器的PL給一個下降沿脈沖，將74LS192置數為三秒，并開始倒計時，倒計時過程中TCD輸出為高電平，之前74LS279輸出電平通過組合邏輯電路輸出相應的電平，當搶答有效時，該組合邏輯電路輸出為高電平，將該電平與TCD、時鐘脈沖輸出信號相與輸出到喇叭，使喇叭出現間斷性報警聲。

搶答有效后，74LS279的輸出的4Q輸出端送到74ls148使其輸入端輸入無效，從而達到鎖存的目的，同時4Q輸出的高電平取反后，將其與555定時器時鐘脈沖輸出電平、主持人的開關、倒計時電路74LS192的輸出端TCD相與從而控制DN輸入，使計時器不僅受到時鐘脈沖控制，還受到主持人控制，有效搶答電路以及自身十位數電平的控制。當選手在有效時間內搶答，經過相與，可以控制倒計時電路不再倒計時，而是固定在搶答的時間，當主持人搶答開關閉合后，又通過PL將倒計時電路初始化為30秒。搶答又可以重新開始。當超過搶答時間，即倒計時電路的個位和十位數都變?yōu)榱�，通過組合邏輯電路使其輸出均為零時，輸出高電平從而使蜂鳴器報警。如果選手搶答有效并且回答正確則加十分，回答錯誤則減十分。主持人通過給UP或DN輸入端一個上升沿，從而改變輸出，再通過七段字符譯碼器74LS48將其轉化到數碼管，將其顯示出來�？刂苽€十位輸出的74LS192進行行為控制從而來進行加一和減一，當減為零再減一時，通過TCD輸出低電平脈沖，將該脈沖輸出到百位DN，向百位借一位，輸出。個位數一直為零所以不發(fā)生變化，或者從九加一變?yōu)槭畷r，需向百位進位，從而TCU輸出，給百位的74LS192的UP輸入端，從而實現進位。

結論

通過這次課程設計實習，我漸漸學會講理論知識轉化為實踐，也遇到很多不會的東西，通過請教老師，解決了困難，感覺受益匪淺，從中學習了很多書本上沒有的知識。

一開始在網上找到一些資料，可是出現了很多問題，運行出現一些錯誤，可是自己不知道如何修改，通過查找資料，將書中課本的知識結合，找到了74LS279和74LS148組合從而實現鎖存，當我做到間接性報警時，通過請教老師，經過老師的提醒，想到了倒計時電路，我將倒計時電路設為3秒，將其與喇叭相連，從而發(fā)出聲響。我也遇到很多不會的地方，比如我之前說為何都用蜂鳴器無法發(fā)聲呢，通過問同學發(fā)現，蜂鳴器一開始正常工作的電壓太高，需要將其調低，才會處在正常工作狀態(tài)。我又聯(lián)想到了，為何蜂鳴器響，為何蜂鳴器BUZZER和喇叭Speaker不能互換呢，可是通過百度找資料，發(fā)現原來Buzzer有源，只需要加電壓就響；Sounder和Speaker無源，需要有波形的電壓才能響。感覺自己又了解了不少知識。

通過這次課程設計的實習，我學習到了很多關于書上理論所學習不到的地方，讓我感到受益匪淺，在今后的學習中我們不僅要努力學習課本中的知識，更重要的是將課本中的知識與現實的實際情況相結合。在這次課程設計中我也發(fā)現了自身的許多缺點，比如焊接電路中沒有條理，看到一些同學焊接一條電路，就將其畫出來，這樣不僅不容易錯，還很容易分清電路。這是我需要學習的。除此之外焊接電路中，要保持謹慎，保證電路連接中沒有缺線，焊接完畢確保沒有出現虛焊的現象。

焊接電路中，我就出現了虛焊的現象，經過排查發(fā)現電路中的一處管腳沒有完全接觸，除此之外還出現了電路中三號選手顯示不穩(wěn)定，經過電表排查發(fā)現焊點和導線接觸少，出現不穩(wěn)定。在測試的時候發(fā)現電路顯示異常，可是輸出的均正確，一開始沒有想到是數碼管的問題，經過同學提醒，更換數碼管后發(fā)現數碼管存在問題。

數字電子技術的課程設計已經接近尾聲，我從中得到了鍛煉，以后的學習的路還很長，還需要不斷的學習，認真聽取老師的教誨，不斷進步，才能在人生路上越走越遠。

致謝

感謝老師的幫助，謝謝你們在關鍵時刻給我指明了方向，協(xié)助我完成了課程設計，使我得到了成長。當然還有感謝同學的幫助，使我的思路更加開闊，更加謹慎。我將繼續(xù)努力，不斷進步，不辜負你們的期望。

參考文獻

閻石《數字電子技術》2016.5 23-526

李中發(fā)《數字電子技術》2001.7 25-125

黃國祥《數字電子技術》2008.8 105-155

附錄1 元器件清單

元器件名稱	元器件參數	數量
SW-DPST		1
按鍵		7
開關		2
SPEAKER		1
BUZZER		1
LED		1
LED-RED		5
電容	104uF	1
	0.1uF	6
	10uF	6
電阻	10	6
	100	1
	510	1
	10k	13
	15k	6
	68k	6
74LS148		3
74LS279		2
74LS48		19
74LS192		17
555		6
4073		15
74HC138		2
74LS04		29
4081		6
4072		2
4071		11
4082		2
數碼管		19