一、繪制原理圖和PCB圖的過(guò)程中常遇到的一些問(wèn)題
（請(qǐng)結(jié)合上機(jī)驗(yàn)證以加深體會(huì)）
1、放置元件時(shí)，光標(biāo)在圖紙中心，元件卻在圖紙外，試分析可能的原因。
答：這是由于創(chuàng)建元件庫(kù)時(shí)，沒(méi)有在元件庫(kù)圖紙中心創(chuàng)建元件。這樣，放置元件時(shí)，光標(biāo)所在處是元件庫(kù)圖紙的中心，而元件卻距離此中心非常遠(yuǎn)。編輯庫(kù)文件時(shí)，元件應(yīng)該放在原點(diǎn)附近，盡量把元件的第一個(gè)管腳放在原點(diǎn)。
2、負(fù)電平輸入有效的引腳外觀如何設(shè)置？
答：在設(shè)置元件屬性欄中的DOT項(xiàng)前打勾選中即可。
3、集成芯片管腳名或網(wǎng)絡(luò)標(biāo)號(hào)的字母上方經(jīng)常要畫(huà)橫線，如 、 D等，如何實(shí)現(xiàn)？
答：在原理圖或元件庫(kù)的編輯中，遇到需要在網(wǎng)絡(luò)標(biāo)號(hào)或管腳名等字符上方畫(huà)橫線時(shí)，只要在輸入這些名字的每個(gè)字母后面再補(bǔ)充輸入一個(gè)“\”符號(hào)，Protel即可自動(dòng)把“\” 轉(zhuǎn)化為前一字母的上畫(huà)線。
4、為什么導(dǎo)線明明和管腳相連，ERC卻報(bào)告說(shuō)缺少連線？
答：可能的原因有：
(1)該問(wèn)題可能是由于柵格(Grids)選項(xiàng)設(shè)置不當(dāng)引起。如果捕捉柵格精度(Snap)取得太高，而可視柵格(Visible)取得較大，可能導(dǎo)致繪制導(dǎo)線（wire）時(shí)，在導(dǎo)線端點(diǎn)與管腳間留下難以察覺(jué)的間隙。例如：當(dāng)Snap取為1，Visible取為10，就容易產(chǎn)生這種問(wèn)題；
(2)另外在編輯庫(kù)元件、放置元件管腳時(shí)，如果把捕捉柵格精度取得太高，同樣也會(huì)使得該元件在使用中出現(xiàn)此類似問(wèn)題。所以，進(jìn)行庫(kù)編輯時(shí)最好取與原理圖編輯相同的柵格精度。
5、ERC報(bào)告管腳沒(méi)有接入信號(hào)，試分析可能的原因。
答：可能的原因有：
a、創(chuàng)建封裝時(shí)給管腳定義了I/O屬性；
b、創(chuàng)建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線沒(méi)有連上；
c、創(chuàng)建元件時(shí)，管腳方向反向，使得原理圖中是“pin name”端與導(dǎo)線相連。
6、網(wǎng)絡(luò)載入時(shí)報(bào)告NODE沒(méi)有找到，試分析可能的原因。
答：可能的原因有：
a、原理圖中的元件使用了pcb庫(kù)中沒(méi)有的封裝；
b、原理圖中的元件使用了pcb庫(kù)中名稱不一致的封裝；
c、原理圖中的元件使用了pcb庫(kù)中pin number不一致的封裝。如三極管：sch中pin number為e,b,c而pcb中為1,2,3；
d、原理圖元件引角數(shù)量多余該元件封裝引角時(shí)，會(huì)引起NODE沒(méi)有找到。
7、創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb
答：生成netlist時(shí)沒(méi)有選擇為global。
8、當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí)，千萬(wàn)不要使用annotate.
9、打印時(shí)總是不能打印到一頁(yè)紙上：
a. 創(chuàng)建pcb庫(kù)時(shí)沒(méi)有在原點(diǎn)；
b. 多次移動(dòng)和旋轉(zhuǎn)了元件，pcb板界外有隱藏的字符。選擇顯示所有隱藏的字符， 縮小pcb, 然后移動(dòng)字符到邊界內(nèi)。
10、DRC報(bào)告網(wǎng)絡(luò)被分成幾個(gè)部分：
表示這個(gè)網(wǎng)絡(luò)
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
