PCB設(shè)計(jì)中DDR布線要求及繞等長(zhǎng)要求

ID:156167 · 發(fā)表于 2017-10-16 16:31

本期講解的是高速PCB設(shè)計(jì)中DDR布線要求及繞等長(zhǎng)要求。

布線要求

數(shù)據(jù)信號(hào)組：以地平面為參考，給信號(hào)回路提供完整的地平面。特征阻抗控制在50～60 Ω。線寬要求參考實(shí)施細(xì)則。與其他非DDR信號(hào)間距至少隔離20 mil。長(zhǎng)度匹配按字節(jié)通道為單位進(jìn)行設(shè)置，每字節(jié)通道內(nèi)數(shù)據(jù)信號(hào)DQ、數(shù)據(jù)選通DQS和數(shù)據(jù)屏蔽信號(hào)DM長(zhǎng)度差應(yīng)控制在±25 mil內(nèi)(非常重要)，不同字節(jié)通道的信號(hào)長(zhǎng)度差應(yīng)控制在1000 mil內(nèi)。與相匹配的DM和DQS串聯(lián)匹配電阻RS值為0～33 Ω，并聯(lián)匹配終端電阻RT值為25～68Ω。如果使用電阻排的方式匹配，則數(shù)據(jù)電阻排內(nèi)不應(yīng)有其他DDR信號(hào)。

地址和命令信號(hào)組：保持完整的地和電源平面。特征阻抗控制在50～60 Ω。信號(hào)線寬參考具體設(shè)計(jì)實(shí)施細(xì)則。信號(hào)組與其他非DDR信號(hào)間距至少保持在20 mil以上。組內(nèi)信號(hào)應(yīng)該與DDR時(shí)鐘線長(zhǎng)度匹配，差距至少控制在25 mil內(nèi)。串聯(lián)匹配電阻RS值為O～33 Ω，并聯(lián)匹配電阻RT值應(yīng)該在25～68 Ω。本組內(nèi)的信號(hào)不要和數(shù)據(jù)信號(hào)組在同一個(gè)電阻排內(nèi)。

控制信號(hào)組：控制信號(hào)組的信號(hào)最少，只有時(shí)鐘使能和片選兩種信號(hào)。仍需要有一個(gè)完整的地平面和電源平面作參考。串聯(lián)匹配電阻RS值為0～33 Ω，并聯(lián)匹配終端電阻RT值為25～68 Ω。為了防止串?dāng)_，本組內(nèi)信號(hào)同樣也不能和數(shù)據(jù)信號(hào)在同一個(gè)電阻排內(nèi)。

走線方式：對(duì)于一驅(qū)多的DDR走線方式有菊花鏈，星型走線（T型走線），下圖是地址線從CPU芯片一驅(qū)2個(gè)DDR

下圖是從CPU到兩顆DDR地址走線采用星型拓?fù)�，從芯片到兩顆DDR的地址走線長(zhǎng)度一樣。

繞等長(zhǎng)要求

先確認(rèn)以下幾點(diǎn)：

1、DDR的線有沒(méi)有布完，檢查是否有漏線

2、信號(hào)線是否有優(yōu)化好，間距規(guī)則有沒(méi)有設(shè)并已清完相關(guān)DRC

3、DDR布線是否滿(mǎn)足要求，如同組走同層，線寬是否正確

4、繞線時(shí)需要注意你所做的部分對(duì)周邊布局布線是否造成影響

5、是否明確繞線規(guī)則，如幾倍線寬或間距進(jìn)行繞線與線與線之間的相互約束關(guān)系

6、對(duì)于中間有串阻的顆粒DDR，明確前后兩端是否有信號(hào)線長(zhǎng)度限制要求

7、參考平面是否確認(rèn)，注意等長(zhǎng)時(shí)不要跨參考平面布線

8、對(duì)于DIMM DDR的繞線策略為：先做Address的等長(zhǎng)，再往兩邊擴(kuò)展做data的等長(zhǎng)