W5500網(wǎng)口芯片SPI傳輸時(shí)序 Verilog源碼

查看數(shù): 10771 | 評論數(shù): 13 | 收藏 2

關(guān)燈 | 提示：支持鍵盤翻頁<-左右->

發(fā)布時(shí)間: 2018-4-12 15:59

基于Xilinx K7平臺(tái)的W5500 SPI傳輸時(shí)序開發(fā)語言為Verilog 在硬件平臺(tái)上打通，實(shí)測沒問題支持1字節(jié)/2字節(jié)/4字節(jié)/多字節(jié)讀寫

回復(fù)

ID:618921 發(fā)表于 2019-10-3 08:19

感謝分享，學(xué)習(xí)一下

ID:128381 發(fā)表于 2019-9-30 21:37

學(xué)習(xí)了，挺有用的

ID:524609 發(fā)表于 2019-7-31 08:42

thanks a lot your sharing~~~

ID:580853 發(fā)表于 2019-7-9 13:51

不錯(cuò)的資料，

ID:164847 發(fā)表于 2019-3-15 23:25

fpga+w5500最大速度能夠到多少?能不能達(dá)到10MB/S

ID:164847 發(fā)表于 2019-3-15 23:24

謝謝分享.

ID:469623 發(fā)表于 2019-1-17 13:12

支持下，目前正在搞這個(gè)開發(fā)，參考下

ID:413964 發(fā)表于 2018-10-27 20:47

好東西啊

ID:365754 發(fā)表于 2018-9-7 15:23

謝謝分享，fpga+w5500最大速度能夠多大，希望能指導(dǎo)一下

ID:394469 發(fā)表于 2018-9-6 11:29

..........................................學(xué)習(xí)一下

ID:374244 發(fā)表于 2018-7-18 16:44

謝謝分享~~~

ID:345500 發(fā)表于 2018-7-3 13:31

可以參考，不錯(cuò)

ID:346567 發(fā)表于 2018-6-10 15:45

感謝分享

帳號		自動(dòng)登錄	找回密碼
密碼			立即注冊