FPGA/CPLD 今日: 0|主題: 740|排名: 31

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表

隱藏置頂帖預(yù)覽新手發(fā)帖技巧 ...2 3 4 5 6..37	uid:1 2016-5-3 04:24	1452392296	2025-5-4 19:09
隱藏置頂帖預(yù)覽老版本搜索界面	uid:1 2025-4-26 13:01	6899	2025-5-2 14:18
隱藏置頂帖預(yù)覽關(guān)于整頓無意義的回帖 ...2 3 4 5 6..32	uid:1 2015-5-22 02:41	1265457106	2025-4-24 16:28
版塊主題
預(yù)覽一個(gè)I2C uvm agent	uid:1149302 2025-4-29 17:23	0652	2025-4-29 17:23
預(yù)覽 RISC-V指令集詳解 RISCV-spec-v2.1中文版下載（共114頁pdf） ...2	uid:342727 2018-6-1 10:38	5744666	2025-4-23 08:51
預(yù)覽基于MIG _IP核的DDR3讀寫模型自行搭建仿真平臺(tái)	uid:313887 2025-3-18 11:22	0893	2025-3-18 11:22
預(yù)覽特權(quán)同學(xué)深入淺出玩轉(zhuǎn)FPGA源代碼	uid:391144 2018-8-29 12:09	14661	2025-2-27 13:33
預(yù)覽春節(jié)閑暇，學(xué)習(xí)下GAL16V8編程	uid:137736 2025-2-1 14:10	2732	2025-2-5 18:05
預(yù)覽一看就會(huì)用的可編程邏輯器件GAL16v8 ...2	uid:73422 2015-6-21 12:14	6920333	2025-1-20 21:03
預(yù)覽 Quartus II官方教程中文版使用說明下載（共250頁pdf）	uid:474666 2019-2-2 12:05	910431	2025-1-4 01:39
預(yù)覽 GPAG 串口基礎(chǔ)	uid:285416 2025-1-3 21:39	0450	2025-1-3 21:39
預(yù)覽 VERILONG串口單秒發(fā)數(shù)據(jù)簡(jiǎn)單實(shí)例	uid:285416 2024-12-24 10:37	2442	2024-12-26 18:32
預(yù)覽 Verilog 6位數(shù)字頻率計(jì)設(shè)計(jì) AX301 測(cè)量范圍1Hz~999999KHz	uid:1140898 2024-12-23 12:17	0432	2024-12-23 12:17
預(yù)覽 fpga入門，接之前成功貼，調(diào)蓄USRT成功及經(jīng)驗(yàn)	uid:285416 2024-11-23 15:30	0614	2024-11-23 15:30
預(yù)覽 FPGA學(xué)習(xí)及設(shè)計(jì)中的注意事項(xiàng) - [回帖獎(jiǎng)勵(lì) 18 ]	uid:69352 2014-12-20 14:35	258327	2024-11-19 20:44
預(yù)覽新手入門成功慶賀帖	uid:285416 2024-11-10 23:18	1683	2024-11-11 08:43
預(yù)覽 modelsim與debussy聯(lián)調(diào)環(huán)境的搭建	uid:91350 2015-11-1 15:55	26400	2024-10-10 14:50
預(yù)覽 verilog硬件語言入門教程（共172頁pdf下載）	uid:373087 2018-7-17 10:26	2829858	2024-9-30 14:15
預(yù)覽分享一個(gè)Verilog HDL硬件描述語言的PDF資料,學(xué)校老師推薦的，語言通俗易懂	uid:580071 2021-4-21 22:49	14572	2024-9-30 14:13
預(yù)覽 FPGA信號(hào)發(fā)生器設(shè)計(jì) 含程序原理圖PCB 可產(chǎn)生正弦波三角波方波幅度頻率控制	uid:201155 2017-5-15 22:45	712979	2024-9-26 13:28
預(yù)覽好書推薦:VHDL語言100例詳解（共498頁）挺好的	uid:287854 2018-3-5 17:29	2619354	2024-8-21 17:54
預(yù)覽基于狀態(tài)機(jī)和VerilogHDL的學(xué)號(hào)顯示控制電路設(shè)計(jì)	uid:1126666 2024-6-24 01:19	01147	2024-6-24 01:19
預(yù)覽 FPGA系列學(xué)習(xí)教程資料	uid:43336 2019-4-1 17:25	44707	2024-6-22 21:42
預(yù)覽七段數(shù)碼管顯示電路	uid:112613 2016-11-25 22:43	210895	2024-6-9 21:10
預(yù)覽 VHDL語言的倒數(shù)計(jì)時(shí)器-具體思路	uid:1101144 2024-4-6 18:01	11496	2024-6-1 09:03
預(yù)覽基于FPGA的交通燈設(shè)計(jì) 附分頻主控譯碼VHDL源程序	uid:556863 2020-11-16 20:07	25578	2024-5-21 14:32
預(yù)覽 FPGA升級(jí)防磚那些事兒	uid:110653 2016-3-28 13:46	03202	2024-2-27 13:12
預(yù)覽基于quartus的直流電機(jī)控制實(shí)驗(yàn) 含源代碼、電路圖、仿真波形圖	uid:770361 2020-6-5 15:05	46769	2024-1-29 14:13
預(yù)覽基于FPGA動(dòng)態(tài)配置PLL輸出-源碼以及注意事項(xiàng)	uid:522457 2021-9-24 09:03	12978	2024-1-29 14:12
預(yù)覽基于fpga目標(biāo)識(shí)別與跟蹤	uid:826841 2020-10-8 12:43	44157	2024-1-26 21:36
預(yù)覽基于FPGA的奇數(shù)分頻占空比50% veilog程序	uid:522457 2022-6-14 14:07	11301	2024-1-23 01:04
預(yù)覽基于fpga的輸入信號(hào)邊沿濾波(上升沿/下降沿)微秒 veilog	uid:467203 2024-1-23 00:56	01159	2024-1-23 00:56
預(yù)覽基于一般模型的計(jì)數(shù)器的FPGA設(shè)計(jì)報(bào)告	uid:346604 2018-6-7 00:26	413670	2023-12-29 14:49
預(yù)覽基于FPGA的直流電機(jī)數(shù)字PID閉環(huán)控制器設(shè)計(jì)	uid:570368 2019-6-23 23:52	25720	2023-12-24 19:33
預(yù)覽 Verilog HDL自動(dòng)售貨機(jī)系統(tǒng)設(shè)計(jì)與仿真實(shí)驗(yàn)報(bào)告	uid:242893 2017-11-10 11:16	1214582	2023-12-14 20:45
預(yù)覽 quartus13.1附帶完整的器件庫	uid:800020 2020-7-8 21:42	08175	2023-12-8 13:42
預(yù)覽 FPGA VGA顯示源代碼	uid:497945 2019-3-25 15:20	24021	2023-10-24 18:47
預(yù)覽 FPGA模擬交通燈效果 Verilog源代碼	uid:995516 2021-12-22 10:05	12952	2023-10-9 20:45
預(yù)覽 FPGA三國志（大白話介紹FPGA發(fā)展歷程，通俗易懂）	uid:1093026 2023-9-20 10:36	02042	2023-9-20 10:36
預(yù)覽大話FPGA書（非常通俗易懂的學(xué)習(xí)資料）	uid:270833 2018-8-16 14:53	710680	2023-9-15 20:32
預(yù)覽開源自己做的CPLD+SRAM液晶驅(qū)動(dòng)verilog代碼	uid:558132 2019-6-9 15:59	187246	2023-9-14 20:13
預(yù)覽這是我采用verilog編寫的浮點(diǎn)轉(zhuǎn)定點(diǎn)模塊	uid:1092083 2023-8-28 10:29	11755	2023-9-3 09:17
預(yù)覽 FAGA+ADS1118+異步FIFO+串口源程序	uid:264904 2017-12-21 16:55	56419	2023-8-30 14:04
預(yù)覽 QUARTUS 編譯中 instantiates undefined entity 問題	uid:51088 2014-8-20 02:52	235460	2023-7-12 20:31
預(yù)覽 EP2C5Q208+AD9288雙通道示波器原理圖文件+FPGA工程包	uid:399339 2020-10-14 15:06	86867	2023-7-6 12:24
預(yù)覽 FPGA三人搶答器核心代碼	uid:1087159 2023-7-4 12:18	02094	2023-7-4 12:18
預(yù)覽 FPGA經(jīng)典設(shè)計(jì)案例	uid:588548 2019-7-30 08:44	46952	2023-6-21 15:28
預(yù)覽 VHDL編寫的汽車尾燈控制器代碼	uid:992677 2022-12-5 18:42	13132	2023-6-9 15:33
預(yù)覽 EP4CE6E22C8 FPGA最小系統(tǒng)電路原理圖+PCB源文件	uid:462734 2019-1-26 01:00	2116082	2023-6-5 03:24
預(yù)覽我做的EDA密碼鎖仿真Quartus II課程設(shè)計(jì)報(bào)告	uid:215389 2017-6-28 15:55	1613411	2023-6-5 03:22
預(yù)覽 FPGA做的CPU指令運(yùn)算器,只有加減乘,沒有除,實(shí)驗(yàn)箱是DE2-115	uid:1079381 2023-5-30 21:58	11649	2023-6-5 03:20
預(yù)覽 xilinx官方xdma驅(qū)動(dòng)資料下載	uid:837684 2020-11-2 11:32	25304	2023-6-5 03:19
預(yù)覽 FPGA至簡(jiǎn)設(shè)計(jì)法案例2	uid:588548 2019-7-31 09:03	02842	2023-5-30 15:19

12 3 4 5 6 7 8 9 10 ... 15 / 15 頁下一頁

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

版塊導(dǎo)航

FPGA/CPLD 今日: 0|主題: 740|排名: 31

快速發(fā)帖