CPLD Verilog學習筆記

查看數(shù): 3240 | 評論數(shù): 0 | 收藏 0

關燈 | 提示：支持鍵盤翻頁<-左右->

發(fā)布時間: 2018-7-3 21:05

附件為CPLD學習筆記先記下來： 1、不使用初始化語句； 2、不使用延時語句； 3、不使用循環(huán)次數(shù)不確定的語句，如：forever，while等； 4、盡量采用同步方式設計電路； 5、盡量采用行為語句完成設計； 6、alwa ...

回復

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

帳號		自動登錄	找回密碼
密碼			立即注冊