FPGA模擬交通燈效果 Verilog源代碼

查看數(shù): 2984 | 評論數(shù): 1 | 收藏 0

關(guān)燈 | 提示：支持鍵盤翻頁<-左右->

發(fā)布時間: 2021-12-22 10:05

模擬交通燈效果，設(shè)LED1為紅燈，持續(xù)10S，LED2為藍燈，保持3S，LED3為綠燈，持續(xù)15秒，前12S一直亮，后3S閃爍。（使用狀態(tài)機）仿真激勵文件的Verilog源代碼：

回復(fù)

ID:1043132 發(fā)表于 2023-10-9 20:45

可以參考教材 verillog數(shù)字系統(tǒng)設(shè)計與FPGA應(yīng)用第2版 mooc版里面有復(fù)雜交通等設(shè)計代碼

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

帳號		自動登錄	找回密碼
密碼			立即注冊