Quartus Verilog HDL/FPGA 驅(qū)動4位動態(tài)數(shù)碼管演示4位16進制累加 (每隔1秒加1)

查看數(shù): 4011 | 評論數(shù): 2 | 收藏 0

關(guān)燈 | 提示：支持鍵盤翻頁<-左右->

npn

發(fā)布時間: 2022-1-16 09:27

module main( input clk, &nbs ...

回復(fù)

ID:57657 發(fā)表于 2022-2-16 12:38

0x00000000 發(fā)表于 2022-2-16 08:44
學(xué)習(xí)樓主的實例，請教一下樓主，Verilog HDL該如何系統(tǒng)的學(xué)習(xí)呢？總是學(xué)不會

沒學(xué)過單片機、數(shù)電的先學(xué)這些。
想實現(xiàn)什么功能，按照程序邏輯進行移植。
網(wǎng)上買幾本書，里面有語法和配置方法。

ID:691028 發(fā)表于 2022-2-16 08:44

學(xué)習(xí)樓主的實例，請教一下樓主，Verilog HDL該如何系統(tǒng)的學(xué)習(xí)呢？總是學(xué)不會

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

帳號		自動登錄	找回密碼
密碼			立即注冊