verilog用減法器實(shí)現(xiàn)可綜合的除法器-仿真驗(yàn)證通過(guò)

電梯直達(dá)

樓主

ID:405705 發(fā)表于 2018-10-5 22:08 | 只看該作者 |只看大圖回帖獎(jiǎng)勵(lì)

除法器經(jīng)常會(huì)用到，但timing都會(huì)很差。附件是用減法實(shí)現(xiàn)除法器，不用庫(kù)的除法器，針對(duì)timing比較緊張的情況使用。

0.png (128.56 KB, 下載次數(shù): 150)

0.png (102.27 KB, 下載次數(shù): 141)

416.77 KB, 下載次數(shù): 28, 下載積分: 黑幣 -5

verilog可綜合除法器實(shí)現(xiàn)

參與人數(shù) 1	黑幣 +50	收起理由
admin	+ 50	共享資料的黑幣獎(jiǎng)勵(lì)！

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

回復(fù)

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)