找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 4386|回復(fù): 0
打印 上一主題 下一主題
收起左側(cè)

簡單的FPGA計時器例程

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:412995 發(fā)表于 2018-10-21 10:51 | 只看該作者 |只看大圖 回帖獎勵 |倒序?yàn)g覽 |閱讀模式

關(guān)鍵代碼
module Accumulator
(
        CLK,RSTn,Result
        
);

        input                                 CLK;
        input                                 RSTn;
        output reg[7:0]        Result;
                                       
        
        always@(posedge CLK or negedge RSTn)
                begin
                        if(!RSTn)
                                begin
//                                        Result[7:4]<=0;
//                                        Result[3:0]<=0;
                                end
                        else if(Result[3:0]==4'd9)
                                begin
                                        Result[3:0]<=0;
                                        Result[7:4]<=Result[7:4]+1'b1;
                                end
                        else
                                Result[3:0]<=Result[3:0]+1'b1;
                end
               
               
endmodule


全部代碼見附件
Counter.zip (7.49 MB, 下載次數(shù): 23)
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復(fù)

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表