|
|
精通VerilogHDL語言編程光盤資料
0.png (4.85 KB, 下載次數(shù): 64)
下載附件
2018-11-6 01:46 上傳
0.png (7.62 KB, 下載次數(shù): 67)
下載附件
2018-11-6 01:46 上傳
（1）源代碼：本書光盤提供了第15章到第23章的實例完整的Verilog HDL程序代碼。為了方便查閱，每章實例都?xì)w檔在該章相應(yīng)的文件夾下。所有的實例文件名為：“*.v”，可以用任何文本編輯器打開并進(jìn)行編輯（例如：Xilinx的ISE集成環(huán)境、Altera的Quartus Ⅱ軟件，甚至可以用Windows記事本編輯）。
（2）圖集：隨書光盤中還有本書完整的圖片集，可以用很多圖片處理軟件打開瀏覽。例如：Windows圖片和傳真查看器、Windows畫圖工具等。
（3）原理圖：光盤中還附帶了一個Altera FPGA參考設(shè)計原理圖，用Protel 99SE打開。
文中實例都不依賴具體的器件，可以在任何廠家任何系列的FPGA/CPLD下綜合使用（如Xilinx、Altera等，只要資源充足），還可以利用Synoposy公司的工藝庫影射到ASIC，完全可以當(dāng)作軟IPCore使用，所以不需要實際的硬件。
這里順便提供一個DVB-C信道編/解碼器的原理圖（如果用來做試驗板的話可能不太劃算），使用的是Altera公司的Cyclone系列的FPGA（EP1C6）。
第15章 常用加法器設(shè)計
第16章 常用乘法器設(shè)計
第17章 伽羅華域GF（q）乘法器設(shè)計
第18章 除法器設(shè)計
第19章 積分梳狀濾波器(CIC)設(shè)計
第20章 CORDIC數(shù)字計算機(jī)的設(shè)計
第21章 偽隨機(jī)序列應(yīng)用設(shè)計
第22章 異步FIFO設(shè)計
第23章 RS(204,188)譯碼器的設(shè)計
|
-
-
精通VerilogHDL語言編程_光盤文件.rar
2018-11-5 17:06 上傳
點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5
46.72 KB, 下載次數(shù): 33, 下載積分: 黑幣 -5
精通VerilogHDL語言編程光盤資料
評分
-
查看全部評分
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
