FPGA出租車計(jì)費(fèi)器Verilog語(yǔ)言程序設(shè)計(jì)

ID:443932 · 發(fā)表于 2018-12-11 11:31

   出租車計(jì)費(fèi)器一實(shí)驗(yàn)任務(wù)及要求
  1. 能實(shí)現(xiàn)計(jì)費(fèi)功能，計(jì)費(fèi)標(biāo)準(zhǔn)為：按行駛里程收費(fèi)，起步費(fèi)為10.00元，
   并在車行3公里后再按2元/公里，當(dāng)計(jì)費(fèi)器計(jì)費(fèi)達(dá)到或超過(guò)一定收費(fèi)(如20元)時(shí)，
   每公里加收50%的車費(fèi)，車停止不計(jì)費(fèi)。
  2. 實(shí)現(xiàn)預(yù)置功能：能預(yù)置起步費(fèi)、每公里收費(fèi)、車行加費(fèi)里程。
  3. 實(shí)現(xiàn)模擬功能：能模擬汽車啟動(dòng)、停止、暫停、車速等狀態(tài)。
  4. 設(shè)計(jì)動(dòng)態(tài)掃描電路：將車費(fèi)顯示出來(lái)，有兩位小數(shù)。
  5. 用Verilog語(yǔ)言設(shè)計(jì)符合上述功能要求的出租車計(jì)費(fèi)器，并用層次化設(shè)計(jì)方法設(shè)計(jì)該電路。
  6. 各計(jì)數(shù)器的計(jì)數(shù)狀態(tài)用功能仿真的方法驗(yàn)證，并通過(guò)有關(guān)波形確認(rèn)電路設(shè)計(jì)是否正確。
  7. 完成電路全部設(shè)計(jì)后，通過(guò)系統(tǒng)實(shí)驗(yàn)箱下載驗(yàn)證設(shè)計(jì)的正確性。計(jì)費(fèi)器按里程收費(fèi)，每100米開始一次計(jì)費(fèi)。
code: 代碼文檔
doc:設(shè)計(jì)文檔
img:圖片
prj:工程文檔
tb:仿真文檔
pro_log:工程文檔備份

源碼：

module Taxi_prj(
clk,
rst_n,
en,
//delay,
Mail_out,
Cost_out
);
input clk,rst_n;
input en;
reg flag;
reg[9:0] delay;
output [9:0]Mail_out;
output [9:0]Cost_out;
reg [9:0] mail_cnt;
reg [9:0] cost_cnt;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
mail_cnt <= 9'd30;
else if(cost_cnt !=9'd10 && en ==1 && flag ==0)
mail_cnt <= mail_cnt + 1'b1;//100m
else if(flag == 1)
mail_cnt <= 9'd30;
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
cost_cnt <= 9'd10;
else if(flag==0 && en)begin
if(cost_cnt <= 9'd19)//8km
cost_cnt <= cost_cnt + 9'd2;//2yuan
else if(cost_cnt >= 9'd20)
begin
cost_cnt <= cost_cnt + 9'd3;//2yuan
end
end
else if(flag == 1)
cost_cnt <= 9'd10;
//mail_cnt <= 9'd30;
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n) begin
delay <= 9'd0;
flag <= 0;
end
else if(en == 0) begin //停車開始計(jì)數(shù)
delay <= delay + 9'd1;
if(delay == 9'd49)begin
flag <= 1;
end
else
flag <= 0;
end
end
// always @(posedge clk or negedge rst_n)
// if(!rst_n)begin
// if(delay == 9'd49)
……………………
…………限于本文篇幅余下代碼請(qǐng)從51黑下載附件…………

復(fù)制代碼

全部資料51hei下載地址：

taxi.rar (3.22 MB, 下載次數(shù): 91)

ID:516543 · 發(fā)表于 2019-4-24 15:52

你這又EP4CE10F17C8芯片的出租車計(jì)費(fèi)設(shè)計(jì)嗎

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

FPGA出租車計(jì)費(fèi)器Verilog語(yǔ)言程序設(shè)計(jì)

瀏覽過(guò)的版塊