EDA智能電子搶答器的設(shè)計(jì)

ID:568129 · 發(fā)表于 2019-12-12 21:37

1. 設(shè)計(jì)任務(wù)
設(shè)計(jì)并制作一臺(tái)智能電子搶答器。
2. 設(shè)計(jì)要求
① 用EDA實(shí)訓(xùn)儀的I/O設(shè)備和PLD芯片實(shí)現(xiàn)智能電子搶答器的設(shè)計(jì)。
② 智能電子搶答器可容納4組參賽者搶答，每組設(shè)一個(gè)搶答鈕。
③ 電路具有第一搶答信號(hào)的鑒別和鎖存功能。在主持人將復(fù)位按鈕按下后開(kāi)始搶答，并用EDA實(shí)訓(xùn)儀上的八段數(shù)碼管顯示搶答者的序號(hào)，同時(shí)揚(yáng)聲器發(fā)出“嘟嘟”的響聲，并維持3秒鐘，此時(shí)電路自鎖，不再接受其他選手的搶答信號(hào)。
④ 設(shè)計(jì)一個(gè)計(jì)分電路，每組在開(kāi)始時(shí)設(shè)置為100分，搶答后由主持人計(jì)分，答對(duì)一次加10分，答錯(cuò)一次減10分。
⑤ 設(shè)計(jì)一個(gè)犯規(guī)電路，對(duì)提前搶答和超時(shí)搶答者鳴喇叭示警，并顯示犯規(guī)的組別序號(hào)。

源程序如下:

module qianda (s1,q,str,a,b,c,d,e,dtid,s2,clk);
input s1,a,b,c,d,e,str,clk,s2;
output reg dtid;
output reg[3:0] q;
reg flag;
reg [24:0] i;
always @(posedge clk or negedge str)
begin
if(!str)
begin
q=0;dtid=0;flag=0;
end
else if(s2==1)
flag=1;
else if(s1==1)
begin
if(flag==0)
begin
if(!a) //第a人按下
begin
q=1; //用于加減分模塊；顯示模塊，四選一顯示組數(shù)及分?jǐn)?shù)
flag=1;
dtid=1; //PIN35二極管”發(fā)光“顯示已搶答
end
else if(!b) //同上
begin
q=2;
flag=1;
dtid=1;
end
else if(!c) //同上
begin
q=3;
flag=1;
dtid=1;
end
else if(!d) //同上
begin
q=4;
flag=1;
dtid=1;
end
else if(!e) //同上
begin
q=5;
flag=1;
dtid=1;
end
end
end
end
endmodule

復(fù)制代碼

所有資料51hei提供下載:

基于FPGA的四人搶答器.rar (450.63 KB, 下載次數(shù): 84)

ID:492703 · 發(fā)表于 2020-12-3 20:05

謝謝樓主

ID:1051744 · 發(fā)表于 2022-11-13 17:56

求大家分享一個(gè)綁引腳的圖

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

	地板無(wú)效樓層，該帖已經(jīng)被刪除

EDA智能電子搶答器的設(shè)計(jì)

評(píng)分