|
一、創(chuàng)建工程 選擇自己創(chuàng)建的目錄，工程命名（例如DEMO） 二、FPGA芯片選擇：EP3C16Q240C8
三、創(chuàng)建文件（原理圖輸入）
四、添加器件 五、電路設(shè)計、引腳鎖定 PIN_113對應(yīng)實驗板開關(guān)K0.0；PIN_128對應(yīng)實驗板開關(guān)K0.1； PIN_49對應(yīng)實驗板LED燈L0
六、Verilog C輸入方式 module anddemo(inp1,inp2,outp); //與運(yùn)算功能 input inp1; input inp2; output outp; assign outp=inp1&inp2; endmodule 代碼封裝成模塊 module counter(clk,outdata);//模10計算器 input clk; output outdata; reg outdata; reg [7:0]c1=0; always @(posedge clk) begin if(c1>=9) begin outdata=1; c1=0; end else begin outdata=0; c1=c1+1; end end endmodule 代碼封裝成模塊 七、仿真 仿真模式：功能仿真 仿真波形文件
八、下載線USB-Blaster驅(qū)動安裝
九、下載運(yùn)行（JTAG方式，參見實驗板說明）
十、下載運(yùn)行（脫機(jī)方式，參見實驗板說明）
以上的Word格式文檔51黑下載地址：
| 
