|
|
第一步：打開quartus建立工程，點(diǎn)擊file/new project wizard文件夾下創(chuàng)建你自己所需要的工程文件，在工程文件中填入你的工程文件名，必須與所編輯文件的實(shí)體名保持一致；
第二步：新建編輯文檔（VHDLFILE/VERILOGFILE /BLOCK DIAGRAM SCHIMATIC FILE)他們分別代表VHDL語言編輯文檔、verylog語言編輯文檔，原理圖編輯文檔；
第三步：文檔編輯，根據(jù)自己的需要編輯自己所需功能的文檔，在此過程中還可以點(diǎn)擊tool/options在category欄中選擇text edotor設(shè)置文本顏色與字體；
第四步：文檔編輯完成之后進(jìn)行保存，注意文件的擴(kuò)展名必須與自己所編輯的文本相一致；
第五步：項(xiàng)目編譯：1.編譯器選項(xiàng)設(shè)置選擇assignment/setting在左邊的category通過device來設(shè)定器件再單擊device&pin options從中選擇configuration選擇器件的配置方式；
2.設(shè)置目標(biāo)器件閑置引腳屬性：在device& pin options窗口單擊unused pin設(shè)置設(shè)計(jì)中未用到的引腳為輸入三太，輸出接地或輸出不定太，如果所有保留引腳均與外部期間沒有連接則可以設(shè)置成一般輸出，否則設(shè)置成三臺(tái)輸入或輸出；
3.選擇配置文件格式（.rbf二進(jìn)制配置文件.ttf AS CLL碼格式文件.jam以Jam器件編程語言描述的ASCLL馬文件.jac與.jam內(nèi)容一致的二進(jìn)制文件，.hexout是一種ASCLL碼格式文件；）
4.編譯過程設(shè)置在setting對(duì)話框左邊category中選擇compilation process在此頁面選擇use smart compilation和preserv額fewer node name to save disk space可以使編譯運(yùn)行更快，還可以節(jié)省磁盤空間；
5.啟動(dòng)編譯器選擇菜單 processing/start compilation,錯(cuò)誤定位可以雙擊錯(cuò)誤，查看編譯報(bào)告。
6.查看結(jié)果
第六步：仿真驗(yàn)證：1.通過file/new/vector waveform file創(chuàng)建仿真波形文件；
2.添加輸入輸出信號(hào)節(jié)點(diǎn)，選擇菜單命令view/utility windows/node finder在filter列表中選擇pin：all加入所需仿真的節(jié)點(diǎn)后關(guān)閉node finder窗口；
3.輯輸入信號(hào)節(jié)點(diǎn)波形
4.保存波形文件；
5 .設(shè)計(jì)仿真 一、打 開仿真器頁面選擇菜單processing/simulation tool.........simulation mode選擇functional然后點(diǎn)擊generate functonal simulation netlist再添加波形文件最后點(diǎn)擊start啟動(dòng)仿真點(diǎn)擊report查看分析仿真結(jié)果。
|
|
