找回密碼
 立即注冊(cè)

QQ登錄

只需一步,快速開(kāi)始

帖子
查看: 2488|回復(fù): 0
打印 上一主題 下一主題
收起左側(cè)

PCB_Layout設(shè)計(jì)中采樣電路走線不平衡對(duì)計(jì)量精度的影響

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:65362 發(fā)表于 2020-12-19 16:49 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
分析計(jì)量芯片廣泛應(yīng)用于各類有電能信息采集的智能終端產(chǎn)品中,成為重要的終端信號(hào)采樣元件。闡述計(jì)量芯片屬于較為精密采樣器件,要實(shí)現(xiàn)電路的設(shè)計(jì)目標(biāo),需要在實(shí)際應(yīng)用中準(zhǔn)確的按照芯片應(yīng)用要求完成外圍電路的硬件設(shè)計(jì)和布局,良好的外圍電路設(shè)計(jì)才能夠展現(xiàn)出芯片的最佳性能。

PCB_Layout設(shè)計(jì)中采樣電路走線不平衡對(duì)計(jì)量精度的影響_傅代軍.pdf

1.9 MB, 下載次數(shù): 25, 下載積分: 黑幣 -5

PCB

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享淘帖 頂 踩
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

手機(jī)版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表