Verilog數(shù)據(jù)拼接與拆分代碼

[復(fù)制鏈接]

電梯直達(dá)

樓主

ID:704585 發(fā)表于 2021-1-8 20:42 | 只看該作者回帖獎(jiǎng)勵(lì)

|倒序?yàn)g覽 |閱讀模式

1. Verilog中數(shù)據(jù)拼接，使用拼接運(yùn)算符
例如：

reg [15:0]  regA;
reg[7:0] regB = 8'd12；
reg[7:0] regC = 8'd34;

regA <= {regB ,regC };       //把regB和regC拼接成regA。

2.Verilog中數(shù)據(jù)拆分
例如：

wire[15:0] A； wire[7:0]  B； wire[7:0]  C；
assign B = A [15:8];
assign C = A [7:0];                //就是把高8位和低8位拆分輸出

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 淘帖0 頂0 踩0

回復(fù)

使用道具舉報(bào)

返回列表

手機(jī)版|小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

Verilog數(shù)據(jù)拼接與拆分代碼

瀏覽過的版塊