<option id="kcuso"></option>

設(shè)為首頁收藏本站

開啟輔助訪問切換到寬版

熱門： 51單片機 | 24小時必答區(qū) | 單片機教程 | 單片機DIY制作 | STM32 | Cortex M3 | 模數(shù)電子 | 電子DIY制作 | 音響/功放 | 拆機樂園 | Arduino | 嵌入式OS | 程序設(shè)計

»論壇 › 嵌入式/單片機論壇 › FPGA/CPLD › 基于FPGA的可調(diào)時倒計時quartusII工程

發(fā)新帖

查看: 2515|回復: 0

收起左側(cè)

基于FPGA的可調(diào)時倒計時quartusII工程

ID:438632 發(fā)表于 2021-6-20 21:12 | 顯示全部樓層 |閱讀模式

倒計時開始計時是60s，可以通過按鍵控制倒計時時間的增加與減少，步進30s，按復位鍵刷新，可調(diào)時范圍為30s到300s，最后10秒有蜂鳴器報警

$LBPJA_E3U26]P[2J{MC$TKK.png$

6.93 MB, 下載次數(shù): 31, 下載積分: 黑幣 -5

評分

參與人數(shù) 1	黑幣 +50	收起理由
admin	+ 50	共享資料的黑幣獎勵！

查看全部評分

回復

使用道具舉報

發(fā)新帖

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機教程網(wǎng)

快速回復 返回頂部 返回列表