verilog進(jìn)行浮點(diǎn)數(shù)乘法

ID:262 · 發(fā)表于 2014-6-8 19:47

我的乘法已經(jīng)寫了好久了，但是一直改來改去，今天終于完成了算是比較標(biāo)準(zhǔn)的一個程序吧，我把所有端口的寬度都用一個變量來表示，到時候直接改動變量的值就可以了。。。
之前，我給變量賦值的語句是這么寫的：
parameter e1=4'd8；///表示成數(shù)的指數(shù)位數(shù)////
parameter e2=4'd8；///表示被乘數(shù)的指數(shù)位數(shù)///
，，，，，
parameter N1=5'd32；///表示乘數(shù)總位數(shù)////
parameter N2=5'd32；//表示被乘數(shù)總的位數(shù)///
parameter O=6'd55；///表示結(jié)果的位數(shù)/////

編譯的時候也沒有任何錯誤，但是進(jìn)行simulate的時候，總是出現(xiàn)錯誤，說Msb of part -selected into“in_multiplier”is out ofbounds。然后沒有出現(xiàn)仿真的界面。后來怎么改都不正確，賦值時一位一位賦值，測試向量中數(shù)值減小，將端口寬度減小，甚至改變了一下變量名字都無濟(jì)于事。
后來根據(jù)“transcript”里面的錯誤提示，將定義變量的程序改了一下，就是parametere1=8；其他的也都這樣改，結(jié)果真的出來了，，，
其實(shí)，也有一些其他的問題，比如在主程序里面是用變量名表示端口寬度的，那么在測試向量里面也要用變量來表示端口寬度，不然在進(jìn)行simulate的時候會出現(xiàn)warning，說主程序和測試向量里面的端口名不匹配，即Portsize （2 or 2）does not match connection size（1）for part“a”。

帳號		自動登錄	找回密碼
密碼			立即注冊