同步電路

ID:51024 · 發(fā)表于 2014-7-30 14:33

在跨時(shí)鐘域中，需要對(duì)信號(hào)同步才能保證系統(tǒng)的穩(wěn)定。同步的電路設(shè)計(jì)比較簡單，只需通過2個(gè)觸發(fā)器后輸出就能達(dá)到同步的目的，同時(shí)，為了減少亞穩(wěn)態(tài)發(fā)生的概率也可通過3個(gè)觸發(fā)器即可完成。
對(duì)應(yīng)的Verilog代碼：
module sync(
sys_clk,
ext_singal,
sync_out
);

input sys_clk;
input ext_singal;
output sync_out;
reg sync_out;
reg [1:0] sync_reg;

always @(posedge sys_clk)
begin
sync_reg <= {sync_reg[0],ext_singal};
stnc_out <= sync_reg[1];
end

endmodule
對(duì)應(yīng)的電路圖如下：

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

同步電路

瀏覽過的版塊