Verilog-initial語(yǔ)句

ID:72008 · 發(fā)表于 2015-1-12 02:41

initial語(yǔ)句：在仿真中只執(zhí)行一次，用于初始化變量，描述一次性行為，在仿真時(shí)刻0開(kāi)始執(zhí)行。
下面是initial語(yǔ)句的示例：

`timescale 1ns/1ns
moduleTest(Pop,Pid);
outputPop,Pid;
regPop,Pid;
initial
begin
Pop=0;//語(yǔ)句1。
Pid=0;//語(yǔ)句2。
Pop=#51;//語(yǔ)句3。
Pid=#31;//語(yǔ)句4。
Pop=#60;//語(yǔ)句5。
Pid=#20;//語(yǔ)句6。
end
endmodule

這一模塊產(chǎn)生如圖2-5所示的波形。initial語(yǔ)句包含一個(gè)順序過(guò)程。這一順序過(guò)程在0ns時(shí)開(kāi)始執(zhí)行，并且在順序過(guò)程中所有語(yǔ)句全部執(zhí)行完畢后,initial語(yǔ)句永遠(yuǎn)掛起。這一順序過(guò)程包含帶有定義語(yǔ)句內(nèi)時(shí)延的分組過(guò)程賦值的實(shí)例。語(yǔ)句1和2在0ns時(shí)執(zhí)行。第三條語(yǔ)句也在0時(shí)刻執(zhí)行,導(dǎo)致Pop在第5ns時(shí)被賦值。語(yǔ)句4在第5ns執(zhí)行,并且Pid在第8ns被賦值。同樣，Pop在14ns被賦值0，Pid在第16ns被賦值0。第6條語(yǔ)句執(zhí)行后，initial語(yǔ)句永遠(yuǎn)被掛起。第8章將更詳細(xì)地講解initial語(yǔ)句。

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

Verilog-initial語(yǔ)句

相關(guān)帖子

瀏覽過(guò)的版塊