找回密碼
 立即注冊(cè)

QQ登錄

只需一步,快速開(kāi)始

搜索
查看: 1511|回復(fù): 0
打印 上一主題 下一主題
收起左側(cè)

CPLD+FPGA+Verilog HDL記錄

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:105323 發(fā)表于 2016-2-23 19:06 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
總結(jié):不用把每個(gè)步驟都寫(xiě)的很清楚,應(yīng)該把該注意內(nèi)容重點(diǎn)突出記錄!

一、再次使用quartusII軟件時(shí),發(fā)現(xiàn)modelsim沒(méi)有安裝,其實(shí)入門(mén)指導(dǎo)文件里面時(shí)有的,但是剛開(kāi)始嫌麻煩沒(méi)有安裝,結(jié)果現(xiàn)在還是要重新安裝。
經(jīng)驗(yàn):尤其是內(nèi)容比較少的文檔,已經(jīng)是精簡(jiǎn)中的精簡(jiǎn),精華中的精華,每個(gè)內(nèi)容都應(yīng)該認(rèn)真對(duì)待,尤其是初學(xué)者,更應(yīng)該按照手冊(cè)一步一步地來(lái)!

二、quartus II 11.0的有64bit的,但是一般使用32位的,即使你的系統(tǒng)時(shí)64位的也盡量使用32位的。
因?yàn)?4位的容易崩潰。

三、完整的Verilog過(guò)程
項(xiàng)目名必須與設(shè)計(jì)的頂層模塊名一致。!
1新建項(xiàng)目選New Project Wizard,整個(gè)建立工程的過(guò)程會(huì)簡(jiǎn)單些。
新建完quartus ii project之后再新建Verilog.v文件,不然還是要新建.v文件輸入程序;
2輸入代碼之后,增加pin-planner,即引腳分配,只管先增加引腳名稱,與.v文件中定義的一致,輸入輸出編譯后會(huì)自動(dòng)定下來(lái);
3pin

四、EPM240T100C5的命名
240個(gè)邏輯單元,100引腳,速度5

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表