|
0.png (252.26 KB, 下載次數(shù): 145)
下載附件
2016-6-1 14:07 上傳
電源完整性這一概念是以信號(hào)完整性為基礎(chǔ)的, 兩者的出現(xiàn)都源自電路開關(guān)速度的提高。當(dāng)高速信號(hào)的翻轉(zhuǎn)時(shí)間和系統(tǒng)的時(shí)鐘周期可以相比時(shí), 具有分布參數(shù)的信號(hào)傳輸線、 電源和地就和低速系統(tǒng)中的情況完全不同了。與信號(hào)完整性是指信號(hào)在傳輸線上的質(zhì)量相對(duì)應(yīng),電源完整性是指高速電路系統(tǒng)中電源和地的質(zhì)量。 它在對(duì)高速電路進(jìn)行仿真時(shí),往往會(huì)因信號(hào)參考層的不完整造成信號(hào)回流路徑變化多端, 從而引起信號(hào)質(zhì)量變差和產(chǎn)品的 EMI 性能變差, 并直接影響信號(hào)完整性。 為了提高信號(hào)質(zhì)量、 產(chǎn)品的 EMI 性能,人們開始研究怎樣為信號(hào)提供一個(gè)穩(wěn)定、 完整的參考平面, 并隨之提出了電源完整性的概念。EDA 廠商 Cadence 公司資深技術(shù)工程師曾指出, 在未來的三到五年內(nèi), 電源完整性設(shè)計(jì)將取代信號(hào)完整性設(shè)計(jì)成為高速 PCB 設(shè)計(jì)新的難點(diǎn)和重點(diǎn)。提供給有需要的朋友下載!
|
|