|
|
利用FPGA實現(xiàn)信號發(fā)生器
第一次發(fā)帖，請多多關(guān)照。
VHDL 的英文全名是VHSIC Hardware Description Language(VHSIC硬件描述語言)。VHSIC是Very High Speed Integrated Circuit的縮寫，是20世紀(jì)80年代在美國國防部的資助下始創(chuàng)的，并最終導(dǎo)致了VHDL語言的出現(xiàn)。1987 年底，VHDL被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。
0.png (78.61 KB, 下載次數(shù): 111)
下載附件
2017-9-14 18:02 上傳
全部資料下載地址：
利用VHDL語言實現(xiàn)的多種波形信號.zip
(3.67 MB, 下載次數(shù): 24)
2017-9-14 17:48 上傳
點擊文件名下載附件
利用VHDL語言實現(xiàn)的多種波形信號 下載積分: 黑幣 -5
|
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
