基于xilinx的FPGA鬧鐘設(shè)計（用vivado軟件）源碼+PPT課件下載

ID:194214 · 發(fā)表于 2017-11-23 19:05

最近用vivado軟件設(shè)計FPGA鬧鐘，可以VGA顯示和數(shù)碼管顯示數(shù)字，不過VGA字符沒有調(diào)用字庫，采取數(shù)字點陣的辦法設(shè)計，所以代碼有些冗雜，但是主體功能實現(xiàn)了，在板子上運行正常。代碼注釋比較少，模塊有些測試模塊還未整理清除，不過基本上可以使用，我用的是BASY3板子，另外加了PPT講解，（挺詳細的，最好先看PPT再做）。水平初到請多指教。

鬧鐘系統(tǒng)的設(shè)計要求:
要求設(shè)計一個帶鬧鐘功能的24小時計時器，計時器的外觀如圖所示。它包括以下幾個組成部分：
① 顯示屏，由4個七段數(shù)碼管組成，用于顯示當前時間(時：分)或設(shè)置的鬧鐘時間；
② 數(shù)字鍵‘0’～‘9’，用于輸入新的時間或新的鬧鐘時間；
③ TIME(時間)鍵，用于確定新的時間設(shè)置；
④ ALARM(鬧鐘)鍵，用于確定新的鬧鐘時間設(shè)置，或顯示已設(shè)置的鬧鐘時間；
⑤ 揚聲器，在當前時鐘時間與鬧鐘時間相同時，發(fā)出蜂鳴聲。