找回密碼
 立即注冊(cè)

QQ登錄

只需一步,快速開(kāi)始

搜索

FPGA三人搶答器設(shè)計(jì) Verilog源程序

查看數(shù): 5230 | 評(píng)論數(shù): 0 | 收藏 2
關(guān)燈 | 提示:支持鍵盤(pán)翻頁(yè)<-左 右->
    組圖打開(kāi)中,請(qǐng)稍候......
發(fā)布時(shí)間: 2019-7-8 11:34

正文摘要:

1.設(shè)計(jì)一個(gè)十秒的倒計(jì)時(shí)計(jì)時(shí)器用于選手看題準(zhǔn)備并且設(shè)計(jì)一個(gè)60秒的倒計(jì)時(shí)用于答題。2.設(shè)計(jì)電路實(shí)現(xiàn)三人搶答。3.實(shí)現(xiàn)用LCD1602顯示當(dāng)前比賽進(jìn)行的狀態(tài)。各個(gè)狀態(tài)如下:(1)搶答前顯示開(kāi)始搶答和該問(wèn)題為第幾個(gè)問(wèn)題( ...

回復(fù)

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表