找回密碼
 立即注冊

QQ登錄

只需一步，快速開始

搜索

FPGA時鐘管理—PLL和DLL

查看數(shù): 7588 | 評論數(shù): 0 | 收藏 0
關(guān)燈 | 提示：支持鍵盤翻頁<-左 右->
    組圖打開中，請稍候......
發(fā)布時間: 2016-2-23 01:27

正文摘要:

FPGA內(nèi)部的時鐘管理就顯得越來越突出。兩大FPGA廠商 ALTERA 和XILinx ，分別應用PLL技術(shù)和DLL技術(shù)來進行時鐘管理。     以Cyclone III 為例，  Cyclone III FPGA含有4個增強PLL，提 ...

回復

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機教程網(wǎng)

快速回復 返回頂部 返回列表