找回密碼
 立即注冊(cè)

QQ登錄

只需一步，快速開始

搜索
查看: 3323|回復(fù): 0
打印 上一主題 下一主題
收起左側(cè)

FPGA實(shí)驗(yàn)設(shè)計(jì)題目是時(shí)鐘，這是其中的比較器

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:262199 發(fā)表于 2017-12-15 21:21 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
這是我做的基于quartus的FPGA課程設(shè)計(jì)。課程設(shè)計(jì)題目是時(shí)鐘，這是其中的比較器


  1. module mux8_1(sel,d0,d1,d2,d3,d4,d5,d6,d7,q0,q1,q2,q3);
  2. input[2:0] sel ;
  3. input[3:0] d0,d1,d2,d3,d4,d5,d6,d7;
  4. output q0,q1,q2,q3;
  5. reg q0,q1,q2,q3;

  7. always @ (sel or d0 or d1 or d2 or d3 or d4 or d5 or d6 or d7)
  8. begin
  9.      case(sel)
  10.         3'd0: {q3,q2,q1,q0}=d0;
  11.         3'd1: {q3,q2,q1,q0}=d1;
  12.         3'd2: {q3,q2,q1,q0}=d2;
  13.         3'd3: {q3,q2,q1,q0}=d3;
  14.         3'd4: {q3,q2,q1,q0}=d4;
  15.         3'd5: {q3,q2,q1,q0}=d5;
  16.         3'd6: {q3,q2,q1,q0}=d6;
  17.         3'd7: {q3,q2,q1,q0}=d7;
  18.         default:{q3,q2,q1,q0}=4'bxxxx;
  19.    endcase
  20. end
  21. endmodule

復(fù)制代碼



FPGAHF2017.rar

1.02 KB, 下載次數(shù): 7, 下載積分: 黑幣 -5

FPGA實(shí)驗(yàn)設(shè)計(jì)
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂頂 踩踩
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

手機(jī)版|小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表