|
|
適合新手學(xué)生 燒入FPGA前的新手學(xué)習(xí) quartus軟件
QQ圖片20181130165453.png (91.34 KB, 下載次數(shù): 106)
下載附件
2018-11-30 16:55 上傳
實(shí)驗(yàn)一 QuartusII原理圖輸入法基本應(yīng)用
一、 實(shí)驗(yàn)?zāi)康?br />
1. 掌握輸入編輯原理圖文件的方法
2. 掌握編譯原理圖文件的方法
3. 掌握仿真原理圖文件的方法
4. 理解QuartusII器件編輯的方法
二、 實(shí)驗(yàn)器材
計算機(jī)與QuartusII工具軟件
三、 實(shí)驗(yàn)原理
下面是三人表決器電路真值表及表達(dá)式，應(yīng)用原理圖輸入法設(shè)計一個三人表決器電路并通過編譯仿真。
0.png (4.21 KB, 下載次數(shù): 75)
下載附件
2018-12-1 03:14 上傳
四、 實(shí)驗(yàn)步驟
1. 在D盤下新建文件夾：
D:\BJQ3
2. 新建項(xiàng)目BJQ3：
1） 打開QuartusII
2） File→New Project Wizard ……
3） 選擇項(xiàng)目文件夾路徑：
D:\BJQ3
4） 輸入項(xiàng)目名和文件名：BJQ3
5） 點(diǎn)擊“Next”，直到最后。
3. 建立原理圖文件BJQ3：
1） File→New
2） 選擇第二項(xiàng)：block diagram….
4. 畫電路圖
1） 選擇器件：
nand2、nand3、input、output。
2） 連線：節(jié)點(diǎn)線、總線。
3） 修改輸入輸出名稱。
輸入：a、b、c。輸出：y。
5. 保存設(shè)計圖形文件。Save：路徑
（D:\BJQ3）
6. 執(zhí)行Processing—>Start Compilation，對文件進(jìn)行編譯。如有錯誤，重復(fù)第4、5步。
7. 新建波形仿真文件
1） File→New
8. other file：最后一項(xiàng)新建波形仿真文件
9. 導(dǎo)入輸入輸出引腳并設(shè)置輸入信號
10. 保存波形文件，文件名為BJQ3，文件類型為：vwf
11. 執(zhí)行processing→start simulation 命令，進(jìn)行波形仿真，并記錄仿真結(jié)果。
四、完成實(shí)驗(yàn)報告。
實(shí)驗(yàn)六 QuartusⅡ器件編程
一、編程硬件與編程模式
Altera公司編程硬件有MasterBlaster、ByteBlasterMV、ByteBlasterⅡ或USB-BlasterⅡ下載電纜和Altera編程單元。我們采用的是ByteBlasterMV下載線。
二、QuartusⅡ器件編程實(shí)驗(yàn)
選擇實(shí)驗(yàn)板模式為模式1.
鍵1和鍵2用于輸入被加數(shù)a（8位）
鍵3和鍵4用于輸入加數(shù)b（ 8位）
輸入值分別從數(shù)碼管1、2、3、4顯示出來。每個數(shù)碼管顯示一個16進(jìn)制數(shù)，即4位的二進(jìn)制數(shù)，我們的4位加法器電路，為方便管腳配置，我們選擇鍵1輸入4位被加數(shù)，鍵4輸入4位加數(shù)。鍵7或鍵8用于輸入1位二進(jìn)制數(shù)，我們選擇鍵7用于原始進(jìn)位。
輸出值可從數(shù)碼管5、6、7、8上輸出，每個數(shù)碼管顯示一個16進(jìn)制數(shù)，即4位的二進(jìn)制數(shù)，我們的選擇數(shù)碼管5、6，其中數(shù)碼管5用于顯示輸出和，數(shù)碼管6顯示輸出進(jìn)位。
實(shí)驗(yàn)三 VHDL程序順序語句的應(yīng)用
一、 實(shí)驗(yàn)?zāi)康?br />
1. 鞏固編譯、仿真VHDL文件的方法
2. 掌握VHDL程序順序語句的應(yīng)用
二、 實(shí)驗(yàn)器材
計算機(jī)與QuartusII工具軟件
三、 實(shí)驗(yàn)原理
下面是8路數(shù)據(jù)分配器的真值表，應(yīng)用VHDL順序語句設(shè)計一個8路數(shù)據(jù)分配器電路并通過編譯與仿真。
四、 實(shí)驗(yàn)步驟
1. 在D盤下新建文件夾：
D:\xzq8
2. 新建項(xiàng)目xzq8：
1） 打開QuartusII
2） File→New Project Wizard ……
3） 選擇項(xiàng)目文件夾路徑：
D:\xzq8
4） 輸入項(xiàng)目名和文件名：xzq8
5） 點(diǎn)擊“Next”，直到最后。
3. 建立VHDL文件xzq8：
1） File→New
2） 選擇VHDL File
4. 輸入程序。xzq8.vhd
5. 保存設(shè)計文件。Save：路徑
（D:\xzq8）
6. 編譯。如有錯誤，重復(fù)第4、5步。
7. 新建波形仿真文件
1） File→New
8. 新建波形仿真文件
9. 導(dǎo)入輸入輸出引腳并設(shè)置輸入信號s2 s1 s0
10. 保存波形文件，文件名為xzq8，文件類型為：vwf
11. 執(zhí)行processing→start simulation 命令，進(jìn)行波形仿真，并記錄仿真結(jié)果。
四、完成實(shí)驗(yàn)報告。
預(yù)習(xí)作業(yè)：用VHDL順序語句（case語句）編寫8路數(shù)據(jù)分配器
0.png (10.54 KB, 下載次數(shù): 78)
下載附件
2018-12-1 03:16 上傳
全部資料51hei下載地址：
EDA技術(shù)實(shí)驗(yàn)內(nèi)容(1).rar
(311.03 KB, 下載次數(shù): 34)
2018-11-30 16:54 上傳
點(diǎn)擊文件名下載附件
下載積分: 黑幣 -5
|
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
