VHDL實(shí)現(xiàn)16位計(jì)數(shù)器(帶源程序)

ID:1030457 · 發(fā)表于 2022-5-30 21:00

計(jì)數(shù)器簡介：
計(jì)數(shù)器是數(shù)字系統(tǒng)中用得較多的基本邏輯器件。它不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。例如，計(jì)算機(jī)中的時(shí)序發(fā)生器、分頻器、指令計(jì)數(shù)器等都要使用計(jì)數(shù)器。計(jì)數(shù)器的種類很多。按時(shí)鐘脈沖輸入方式的不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制的不同，可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過程中數(shù)字增減趨勢的不同，可分為加計(jì)數(shù)器、減計(jì)數(shù)器和可逆計(jì)數(shù)器。
以下是VHDL代碼和仿真：

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
--------------------------------------------------------------------
entity exp3 is
port( clk,ret,en : in std_logic; --定義時(shí)鐘、異步復(fù)位、同步使能信號(hào)
cq : out std_logic_vector(3 downto 0); --計(jì)數(shù)結(jié)果
cout : out std_logic --進(jìn)位信號(hào)
);
end exp3;
--------------------------------------------------------------------
architecture behave of exp3 is
begin
process(clk,ret,en)
variable cqi : std_logic_vector(3 downto 0);
begin
if ret='0' then cqi:=(others =>'0');-- 計(jì)數(shù)器異步復(fù)位
elsif clk'event and clk='1' then--檢測時(shí)鐘上升沿
if en='1' then--檢測是否允許計(jì)數(shù)（同步使能）
if cqi<15 then cqi:=cqi+1;
else cqi:=(others =>'0');
end if;
end if;
end if;
if cqi>9 then cout<='1';--輸出進(jìn)位信號(hào)
else cout<='0';
end if;
cq<=cqi;--計(jì)數(shù)值向端口輸出
end process;
end behave;

復(fù)制代碼

代碼下載:

16位計(jì)數(shù)器.7z (188.25 KB, 下載次數(shù): 10)

ID:228452 · 發(fā)表于 2022-7-29 22:57

Do you have code for 32 bit counter...
Something like HCTL-2032-SC
(32 bit counter with digital filter but obsolete chip)

Thank you

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊

VHDL實(shí)現(xiàn)16位計(jì)數(shù)器(帶源程序)

評(píng)分

相關(guān)帖子