項(xiàng)目 | | |
| | l 增加低速操作位LFOM (FATCON[4],@0x5000C018),軟件對(duì)該位寫(xiě) 1使能訪問(wèn)FLASH代碼時(shí)0等待狀態(tài)。 |
| l 無(wú)時(shí)鐘穩(wěn)定檢測(cè)機(jī)制 l 內(nèi)部 22.1184 MHz 振蕩時(shí)鐘選擇寄存器: HCLK_S=1xx | l 增加時(shí)鐘狀態(tài)寄存器(CLKSTATUS @ 0x5000020C),切換系統(tǒng)時(shí)鐘源前,軟件必須檢測(cè)新的時(shí)鐘是穩(wěn)定可靠的, 否則,時(shí)鐘不能正確切換。 l 需要用內(nèi)部 22.1184 MHz 振蕩器時(shí),時(shí)鐘選擇寄存器:HCLK_S=111。 |
| l 最少的GPIO 翻轉(zhuǎn)周期為 7 個(gè)系統(tǒng)時(shí)鐘周期 | l 最少的GPIO 翻轉(zhuǎn)周期從7個(gè)系統(tǒng)時(shí)鐘周期減少到 4 個(gè)系統(tǒng)時(shí)鐘周期。 l 增加位操作控制,所有管腳都可以獨(dú)立地進(jìn)行讀寫(xiě)操作。 |
| l 在CPU 讀 TDR時(shí),僅僅能讀到 even 值,TDR 不能真實(shí)反映計(jì)數(shù)器的正確的值。 l TDR的值為真實(shí)的計(jì)數(shù)值減3。 | l 修正6個(gè)計(jì)數(shù)器的值。 軟件對(duì)寄存器CTB (TCSRx[24] @ 0x40010000,0x40010020,0x4011000,0x40110020)寫(xiě)1使能計(jì)數(shù)模式,由定時(shí)器時(shí)鐘來(lái)采集外部事件。 l 增加計(jì)數(shù)模式使能位, TDR 的值就是采集到的外部事件數(shù)值。 l 在 T0/1/2/3管腳增加時(shí)鐘輸出模式。通過(guò)軟件寫(xiě)“10”到寄存器TCSRx[28:27] 的MODE位來(lái)使能。 |
| | |
| | l 增加差分模式時(shí)的 有符號(hào)/無(wú)符號(hào)采集,軟件寫(xiě)DMOF=1 (ADCR[31]) 時(shí)使能這個(gè)特性。 ADC的轉(zhuǎn)換結(jié)果在ADDRx存儲(chǔ)器中擴(kuò)展到 16 比特。 |
| l PWM 的寄存器CCR0/CCR2 (@0x40040050,0x40140050,0x40040054,0x40140054) 的標(biāo)志位6,7,22 和 23 (CRLRI0,CFLRI0,CRLRI1 和 CFLRI1) 寫(xiě)0時(shí)清除。 | l 軟件寫(xiě) CBn (PBCR[0] @0x4004003C,0x4014003C)為1時(shí), CCR0/CCR2的6,7,22 和 23 (CRLRI0, CFLRI0,CRLRI1和 CFLRI1)位寫(xiě)1時(shí)清除。保持 CBn =0, 這些位要寫(xiě) 0 時(shí)清除。 |
| | l I2S 模塊時(shí)鐘源選擇位I2S_S(CLKSEL2[1:0]) 的默認(rèn)值為“11”。 |
| | l 寄存器[url=]CPR (@0x50000010)的第0位 HPE 用于使能FLASH連續(xù)代碼地址訪問(wèn),內(nèi)置SRAM訪問(wèn)和GPIO 腳的番速度會(huì)改進(jìn)。[/url] [url=] l HPE=0,F(xiàn)LASH控制,SRAM讀訪問(wèn)和GPIO 腳的翻轉(zhuǎn)性能 完全兼容于NUC100RD1AN。 l HPE=1,CPU 性能增加接近 10% 和GPIO翻轉(zhuǎn)周期從7 個(gè) HCLK減少到4 個(gè)HCLK的時(shí)鐘周期。 [/url] |