加法計(jì)算器設(shè)計(jì)（Verilog HDL語言程序）

設(shè)計(jì)一個(gè)無符號(hào)十進(jìn)制硬件加法器，使用Create-SOPC2000實(shí)驗(yàn)平臺(tái)的KEY鍵或者撥碼開關(guān)作為輸入和控制信號(hào)輸入通道，數(shù)碼管顯示輸出信號(hào)。例如：首先輸入加數(shù)“10011000”（數(shù)碼管顯示98），然后輸入被加數(shù)“01110001”（數(shù)碼管顯示71），最后按操作鍵在數(shù)碼管上顯和169。此時(shí)8個(gè)數(shù)碼管應(yīng)從左到右顯示：9871-169。系統(tǒng)中不允許調(diào)用系統(tǒng)提供的參數(shù)可調(diào)加法器。