74LS192是雙時鐘方式的十進制可逆計數(shù)器。(bcd,二進制)。
◆ CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端。
◆ LD為預置輸入控制端，異步預置。
◆ CR為復位輸入端，高電平有效，異步清除。
◆ CO為進位輸出：1001狀態(tài)后負脈沖輸出，
◆ BO為借位輸出：0000狀態(tài)后負脈沖輸出。
74ls192引腳圖:
74ls192功能表：
下面是另一個版本的資料，對于上圖不太理解的同學可參考下面的詳解。以下是74ls192的邏輯符號和功能表：
下面是74ls192時序圖分析：
下面是74ls192的應用電路（2個74ls192級聯(lián)組成100進制計數(shù)器）：
