找回密碼
 立即注冊(cè)

QQ登錄

只需一步,快速開(kāi)始

搜索
查看: 8410|回復(fù): 2
打印 上一主題 下一主題
收起左側(cè)

8位二進(jìn)制比較器的Verilog實(shí)現(xiàn)

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:105323 發(fā)表于 2016-2-23 01:17 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
題目:Use verilog to design a 8-bit comparer (only with atomic operator like "~, &, |, ^ and d=a?b:c)

代碼:
  
//逐位比較
  module comparer(dataa,datab,a_gt_b,a_it_b,a_eq_b);
  input [7:0] dataa,datab;
  output [7:0] a_gt_b,a_it_b,a_eq_b;
  wire [7:0] x_d;
  wire [7:0] y_d;
  wire a,b,eq;
  assign x_d[0]=(dataa[0] & datab[0])|((~dataa[0]) & (~datab[0]));
  assign x_d[1]=(dataa[1] & datab[1])|((~dataa[1]) & (~datab[1]));
  assign x_d[2]=(dataa[2] & datab[2])|((~dataa[2]) & (~datab[2]));
  assign x_d[3]=(dataa[3] & datab[3])|((~dataa[3]) & (~datab[3]));
  assign x_d[4]=(dataa[4] & datab[4])|((~dataa[4]) & (~datab[4]));
  assign x_d[5]=(dataa[5] & datab[5])|((~dataa[5]) & (~datab[5]));
  assign x_d[6]=(dataa[6] & datab[6])|((~dataa[6]) & (~datab[6]));
  assign x_d[7]=(dataa[7] & datab[7])|((~dataa[7]) & (~datab[7]));
  assign y_d[0]= x_d[7];
  assign y_d[1]= x_d[7] & x_d[6];
  assign y_d[2]= x_d[7] & x_d[6] & x_d[5];
  assign y_d[3]= x_d[7] & x_d[6] & x_d[5] & x_d[4];
  assign y_d[4]= x_d[7] & x_d[6] & x_d[5] & x_d[4] & x_d[3];
  assign y_d[5]= x_d[7] & x_d[6] & x_d[5] & x_d[4] & x_d[3] & x_d[2];
  assign y_d[6]= x_d[7] & x_d[6] & x_d[5] & x_d[4] & x_d[3] & x_d[2] & x_d[1];
  assign y_d[7]= x_d[7] & x_d[6] & x_d[5] & x_d[4] & x_d[3] & x_d[2] & x_d[1] & x_d[0];
  assign a=(dataa[7] & (~datab[7])) | (y_d[0] & dataa[6] & (~datab[6])) |(y_d[1] & dataa[5] & (~datab[5]))|
  (y_d[2] & dataa[4] & (~datab[4])) | (y_d[3] & dataa[3] & (~datab[3])) |(y_d[4] & dataa[2] & (~datab[2])) |
  (y_d[5] & dataa[1] & (~datab[1])) | (y_d[6] & dataa[0] & (~datab[0]));
  assign b=(datab[7] & (~dataa[7])) | (y_d[0] & datab[6] & (~dataa[6])) |(y_d[1] & datab[5] & (~dataa[5]))|
  (y_d[2] & datab[4] & (~dataa[4])) | (y_d[3] & datab[3] & (~dataa[3])) |(y_d[4] & datab[2] & (~dataa[2])) |
  (y_d[5] & datab[1] & (~dataa[1])) | (y_d[6] & datab[0] & (~dataa[0]));
  assign eq=y_d[7];
  assign a_gt_b=a?dataa:8'd0;
  assign a_it_b=b?datab:8'd0;
  assign a_eq_b=eq?dataa:8'd0;
  endmodule

仿真結(jié)果:



分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享淘帖 頂 踩
回復(fù)

使用道具 舉報(bào)

沙發(fā)
ID:255915 發(fā)表于 2017-12-22 20:41 | 只看該作者
請(qǐng)問(wèn)這是不是測(cè)試程序??
回復(fù)

使用道具 舉報(bào)

板凳
ID:255915 發(fā)表于 2017-12-22 20:42 | 只看該作者
請(qǐng)問(wèn)這是不是測(cè)試程序??
回復(fù)

使用道具 舉報(bào)

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表