我遇到的quartus錯(cuò)誤與警告

[復(fù)制鏈接]

電梯直達(dá)

樓主

ID:128229 發(fā)表于 2016-6-29 14:45 | 只看該作者回帖獎(jiǎng)勵(lì)

|倒序?yàn)g覽 |閱讀模式

1、Error: Can't continue timing simulation because delay annotation information for design is missing
這是因?yàn)槲磳?duì)工程進(jìn)行綜合編譯，無(wú)法仿真。
解決辦法：編譯一次
2、Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "CLK" is an undefined clock
CLK沒(méi)有定義成時(shí)鐘信號(hào)
解決辦法：pin lanner中將clk定義到晶振引腳或clk接到某個(gè)時(shí)鐘信號(hào)（可以使pll輸出）上
3、Warning: Converted tri-state buffer "init_module:j2|initial_control_module:u1|wr_data[0]" feeding internal logic into a wire

undefined, continue, because, memory, design

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 淘帖0 頂0 踩0

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

我遇到的quartus錯(cuò)誤與警告

相關(guān)帖子