按鍵在按下時(shí)會(huì)產(chǎn)生抖動(dòng)，釋放時(shí)也會(huì)產(chǎn)生抖動(dòng)，所以在設(shè)計(jì)鍵盤掃描程序時(shí)必須考慮按鍵的消抖，我們一般只考慮按下時(shí)的抖動(dòng)，而放棄對(duì)釋放時(shí)抖動(dòng)的消抖。抖動(dòng)時(shí)間一般為20ms左右。按下的最終結(jié)果是低電平。
在單片機(jī)設(shè)計(jì)的的按鍵去抖思路是：檢測(cè)到按下時(shí)延時(shí)20ms，再檢測(cè)，如果狀態(tài)仍為按下，則確認(rèn)是按下的；如果狀態(tài)為彈起的，則確認(rèn)是干擾，無按鍵按下。
圖1 按鍵抖動(dòng)特性
有一個(gè)概念要理一下，按鍵按下時(shí)會(huì)有抖動(dòng)，也就是說我們其實(shí)只按一次，但是實(shí)際產(chǎn)生的“按下”卻是許多次的，這些許多次集中在這20ms里。我們按的只是一次，而實(shí)際卻產(chǎn)生了許多次，那么就必須濾除其他的次數(shù)。單片機(jī)為了得到真正的“按下”，通過延時(shí)20ms，把其他的“按下”（也就是抖動(dòng)）給濾除了。然后再次判斷是否有按下，因?yàn)橛械臅r(shí)候干擾很大。
而在FPGA中，基于下面的程序，理解如下：在這個(gè)程序里檢測(cè)按鍵是否按下的方法是脈沖邊沿檢法。而在單片機(jī)里是判斷是否為低電平的方法（那么在FPGA中可不可以也用這個(gè)方法呢？）第一次檢測(cè)到后，啟動(dòng)20ms計(jì)數(shù)器，時(shí)間到后再檢測(cè)。這里的檢測(cè)方法跟脈沖邊沿檢測(cè)法有異曲同工之處，F(xiàn)PGA過20ms檢測(cè)按鍵是否按下，存儲(chǔ)檢測(cè)到的值，并且按位取反與前一個(gè)20ms檢測(cè)的值相與，得到一個(gè)值，如果為1，則判斷按鍵按下，否則則無按下。所以跟單片機(jī)按鍵掃描的原理是一樣的，不同的是檢測(cè)方法不一樣。
圖2 FPGA按鍵的理解示意圖
其中key_an寄存器的功能是檢測(cè)第一次的“按下”，是cnt的啟動(dòng)標(biāo)志位。通過也能濾除干擾信號(hào)。
led_ctrl是確實(shí)有按鍵按下的信號(hào)，維持一個(gè)時(shí)鐘周期。
特權(quán)同學(xué)的Verilog鍵盤掃描程序
//說明：當(dāng)三個(gè)獨(dú)立按鍵的某一個(gè)被按下后，相應(yīng)的LED被點(diǎn)亮；
// 再次按下后，LED熄滅，按鍵控制LED亮滅
module sw_debounce(
clk,rst_n,
sw1_n,sw2_n,sw3_n,
led_d1,led_d2,led_d3
);
input clk; //主時(shí)鐘信號(hào)，50MHz
input rst_n; //復(fù)位信號(hào)，低有效
input sw1_n,sw2_n,sw3_n; //三個(gè)獨(dú)立按鍵，低表示按下
output led_d1,led_d2,led_d3; //發(fā)光二極管，分別由按鍵控制
//---------------------------------------------------------------------------
reg[2:0] key_rst;
always @(posedge clk or negedge rst_n)
if (!rst_n) key_rst <= 3'b111;
else key_rst <= {sw3_n,sw2_n,sw1_n};
reg[2:0] key_rst_r; //每個(gè)時(shí)鐘周期的上升沿將low_sw信號(hào)鎖存到low_sw_r中
always @ ( posedge clk or negedge rst_n )
if (!rst_n) key_rst_r <= 3'b111;
else key_rst_r <= key_rst;
//當(dāng)寄存器key_rst由1變?yōu)?時(shí)，led_an的值變?yōu)楦�，維持一個(gè)時(shí)鐘周期
wire[2:0] key_an = key_rst_r & ( ~key_rst); //檢測(cè)到按下的第一次（cnt的啟動(dòng)信號(hào)）
//---------------------------------------------------------------------------
reg[19:0] cnt; //計(jì)數(shù)寄存器
always @ (posedge clk or negedge rst_n)
if (!rst_n) cnt <= 20'd0; //異步復(fù)位
else if(key_an) cnt <=20'd0;
else cnt <= cnt + 1'b1;
reg[2:0] low_sw;
always @(posedge clk or negedge rst_n)
if (!rst_n) low_sw <= 3'b111;
else if (cnt == 20'hfffff) //滿20ms，將按鍵值鎖存到寄存器low_sw中 cnt == 20'hfffff
low_sw <= {sw3_n,sw2_n,sw1_n};
//---------------------------------------------------------------------------
reg [2:0] low_sw_r; //每個(gè)時(shí)鐘周期的上升沿將low_sw信號(hào)鎖存到low_sw_r中
always @ ( posedge clk or negedge rst_n )
if (!rst_n) low_sw_r <= 3'b111;
else low_sw_r <= low_sw;
//當(dāng)寄存器low_sw由1變?yōu)?時(shí)，led_ctrl的值變?yōu)楦撸S持一個(gè)時(shí)鐘周期
wire[2:0] led_ctrl = low_sw_r[2:0] & ( ~low_sw[2:0]);
reg d1;
reg d2;
reg d3;
always @ (posedge clk or negedge rst_n)
if (!rst_n) begin
d1 <= 1'b0;
d2 <= 1'b0;
d3 <= 1'b0;
end
else begin //某個(gè)按鍵值變化時(shí)，LED將做亮滅翻轉(zhuǎn)
if ( led_ctrl[0] ) d1 <= ~d1;
if ( led_ctrl[1] ) d2 <= ~d2;
if ( led_ctrl[2] ) d3 <= ~d3;
end
assign led_d3 = d1 ? 1'b1 : 1'b0; //LED翻轉(zhuǎn)輸出
assign led_d2 = d2 ? 1'b1 : 1'b0;
assign led_d1 = d3 ? 1'b1 : 1'b0;
endmodule