近來(lái)翻了翻uC/OS-II官網(wǎng)給出來(lái)的ARM7-ARM9移植手冊(cè)（AN-104），分析了在ARM中移植的問(wèn)題，想想從來(lái)沒(méi)有認(rèn)真的學(xué)習(xí)過(guò)ARM的匯編，趁著這個(gè)機(jī)會(huì)復(fù)習(xí)復(fù)習(xí)吧。其實(shí)底層的東西才是創(chuàng)造力的心臟。
其中的移植代碼中存在的很多問(wèn)題比如中斷的關(guān)閉和開啟，任務(wù)級(jí)別的情景切換，中斷到任務(wù)的情景切換都是我們?cè)谄綍r(shí)移植中講到，我也不在此強(qiáng)調(diào)了。在官網(wǎng)中提供的移植過(guò)程中存在異常處理機(jī)制，這個(gè)本不是在移植過(guò)程中考慮的，但是文檔中確實(shí)提供了一個(gè)比較好的處理方式。我在此對(duì)這一段時(shí)間的學(xué)習(xí)做一個(gè)總結(jié)。
首先需要了解ARM的異常處理機(jī)制，異常是每一種處理器都必須考慮的問(wèn)題之一，關(guān)鍵在于如何讓處理，返回地址在什么位置都是需要考慮的，
ARM中支持7種異常，其中包括復(fù)位、未定義指令異常、軟中斷異常、預(yù)取指令中止、數(shù)據(jù)中止、IRQ、IFQ。每一種異常運(yùn)行在特定的處理器模式下。我在此逐一的分析。
一般異常發(fā)生后，CPU都會(huì)進(jìn)行一系列的操作，這些操作有一部分是CPU自動(dòng)完成，有一部分是需要我們程序員完成。
首先說(shuō)明CPU會(huì)自動(dòng)完成的部分，用ARM結(jié)構(gòu)手冊(cè)中的代碼描述如下：
R14_<exception_mode> = return link //這個(gè)可以參看寄存器的說(shuō)明，兩個(gè)作用
SPSR_< exception_mode > = CPSR
CPSR[4:0] = exception mode number
CPSR[5] = 0 ; //AEM指令
If <exception_mode>==Reset or Fiq then //只有在復(fù)位和FIQ模式下才會(huì)關(guān)閉FIQ中斷
CPSR[6] = 1 ;
CPSR[7] = 1 ; //任何異常模式下都會(huì)關(guān)閉IRQ中斷
PC = exception vector address
從上面的代碼中我們可以發(fā)現(xiàn)CPU自動(dòng)處理的過(guò)程包括如下：
1、 拷貝CPSR到SPSR_<mode>
2、 設(shè)置適當(dāng)?shù)腃PSR位：改變處理器狀態(tài)進(jìn)入ARM狀態(tài)；改變處理器模式進(jìn)入相應(yīng)的異常模式；設(shè)置中斷禁止位禁止相應(yīng)中斷。
3、 更新LR_<mode>，這個(gè)寄存器中保存的是異常返回時(shí)的鏈接地址
4、 設(shè)置PC到相應(yīng)的異常向量
以上的操作都是CPU自動(dòng)完成，異常的向量表如下：
返回地址問(wèn)題
異常的返回地址也是需要我們注意的地方，不同的異常模式返回地址也是存在差異的，這主要是因?yàn)楦鞣N異常產(chǎn)生的機(jī)理存在差別所導(dǎo)致的。這樣我們的需要在異常進(jìn)入處理函數(shù)之前或者在返回時(shí)調(diào)整返回地址，一般采用進(jìn)入異常處理函數(shù)前進(jìn)行手動(dòng)調(diào)整。下面每一種異常R14保存的值都給了出來(lái)，其中也包含了CPU自動(dòng)處理的部分，根據(jù)保存的R14就可以知道怎樣實(shí)現(xiàn)地址的返回。
復(fù)位異常：
可以看出該模式下的先對(duì)來(lái)說(shuō)返回地址也比較簡(jiǎn)單，不需要做太多的描述。
未定義的指令異常：
MOVS PC, R14
軟中斷異常：
返回的方式也比較簡(jiǎn)單：
MOVS PC, R14
預(yù)取指令中止異常：
返回需要做下面的調(diào)整：
SUBS PC, R14, #4
數(shù)據(jù)中止
返回地址需要做下面的調(diào)整：
如果需要重新訪問(wèn)數(shù)據(jù)則：
SUBS PC, R14, #8
如果不需要重新訪問(wèn)數(shù)據(jù)則：
SUBS PC, R14, #4
IRQ中斷的處理過(guò)程：
返回地址需要做下面的調(diào)整：
SUBS PC,R14,#4
IFQ中斷：
返回地址需要做下面的調(diào)整：
SUBS PC, R14 ,#4
從上面的代碼可以知道，對(duì)于每一種異常，保存的返回地址都是不一樣的，一般都需要我們手動(dòng)的跳轉(zhuǎn)，當(dāng)然調(diào)整的時(shí)機(jī)也需要我們選擇，是在進(jìn)入處理前跳轉(zhuǎn)還是返回時(shí)調(diào)整都是需要我們程序員控制的。
在ARM Developer Suite Developer Guide中對(duì)ARM處理器的異常處理操作提供能更加詳細(xì)的解釋，每一種異常下的處理方式如下文描述：
異常返回時(shí)另一個(gè)非常重要的問(wèn)題是返回地址的確定，在前面曾提到進(jìn)入異常時(shí)處理器會(huì)有一個(gè)保存LR 的動(dòng)作，但是該保存值并不一定是正確的返回地址，下面以一個(gè)簡(jiǎn)單的指令執(zhí)行流水狀態(tài)圖來(lái)對(duì)此加以說(shuō)明。
我們知道在ARM 架構(gòu)里，PC值指向當(dāng)前執(zhí)行指令的地址加8處，也就是說(shuō)，當(dāng)執(zhí)行指令A（地址0x8000）時(shí)，PC 等于指令C 的地址（0x8008）。假如指令A 是“BL”指令，則當(dāng)執(zhí)行該指令時(shí)，會(huì)把PC（=0x8008）保存到LR 寄存器里面，但是接下去處理器會(huì)馬上對(duì)LR 進(jìn)行一個(gè)自動(dòng)的調(diào)整動(dòng)作：LR=LR-0x4。這樣，最終保存在 LR 里面的是 B 指令的地址，所以當(dāng)從 BL 返回時(shí)，LR 里面正好是正確的返回地址。同樣的調(diào)整機(jī)制在所有LR自動(dòng)保存操作中都存在，比如進(jìn)入中斷響應(yīng)時(shí)，處理器所做的LR 保存中，也進(jìn)行了一次自動(dòng)調(diào)整，并且調(diào)整動(dòng)作都是LR=LR-0x4。
下面，我們對(duì)不同類型的異常的返回地址依次進(jìn)行說(shuō)明：
假設(shè)在指令A 處（地址0x8000）發(fā)生了異常，進(jìn)入異常響應(yīng)后，LR 上經(jīng)過(guò)調(diào)整保存的地址值應(yīng)該是B 的地址0x8004。
1、如果發(fā)生的是軟件中斷，即A 是“SWI”指令
異常是由指令本身引起的，從 SWI 中斷返回后下一條執(zhí)行指令就是B，正好是LR 寄存器保存的地址，所以只要直接把LR 恢復(fù)給PC。
MOVS pc, lr
2、發(fā)生的是Undefined instruction異常
異常是由指令本身引起的，從異常返回后下一條執(zhí)行指令就是B，正好是LR 寄存器保存的地址，所以只要直接把LR 恢復(fù)給PC。
MOVS pc, lr
3、發(fā)生的是IRQ或FIQ中斷
因?yàn)橹噶畈豢赡鼙恢袛啻驍�，所�?/span>A指令執(zhí)行完以后才能響應(yīng)中斷，此時(shí)PC已更新，指向指令D的地址（地址0x800C），LR 上經(jīng)過(guò)調(diào)整保存的地址值是C 的地址0x8008。中斷返回后應(yīng)該執(zhí)行B指令，所以返回操作是：
SUBS pc, lr, #4
4、發(fā)生的是Prefetch Abort異常
該異常并不是處理器試圖從一個(gè)非法地址取指令時(shí)觸發(fā)，取出的指令只是被標(biāo)記為非法，按正常處理流程放在流水線上，在執(zhí)行階段觸發(fā)Prefetch Abort異常，此時(shí)LR 上經(jīng)過(guò)調(diào)整保存的地址值是B 的地址0x8004。異常返回應(yīng)該返回到A指令，嘗試重新取指令，所以返回操作是：
SUBS pc, lr, #4
5、發(fā)生的是“Data Abort”
CPU訪問(wèn)存儲(chǔ)器時(shí)觸發(fā)該異常，此時(shí)PC指向指令D的地址（地址0x800C），LR 上經(jīng)過(guò)調(diào)整保存的地址值是C 的地址0x8008。異常返回后，應(yīng)回到指令A，嘗試重新操作存儲(chǔ)器，所以返回操作是：
SUBS pc, lr, #8
以上就是ARM異常的CPU操作部分，接下來(lái)就是程序員應(yīng)該完成的操作。
1. 由于CPU會(huì)自動(dòng)跳轉(zhuǎn)到對(duì)應(yīng)的異常向量中，因此只需要在在各個(gè)異常向量中存放對(duì)應(yīng)的操作，最簡(jiǎn)單的都是存放一個(gè)B指令跳轉(zhuǎn)到對(duì)應(yīng)的異常處理函數(shù)的操作即可。但由于B指令的跳轉(zhuǎn)返回只有+-32M，而異常處理函數(shù)的地址可能會(huì)超過(guò)+-32M,因此可以采用另一種方式實(shí)現(xiàn)方式：在異常向量中保存一條指令LDR PC [addr],其中的addr中就保存了異常處理函數(shù)的地址，當(dāng)然addr的相對(duì)地址要小于+-32M。這樣也就解決了跳轉(zhuǎn)范圍的問(wèn)題。
2. 接下來(lái)就是異常處理函數(shù)對(duì)應(yīng)的操作，可以在進(jìn)入異常處理之前就進(jìn)行返回地址的調(diào)整，這樣后面就不用進(jìn)行處理啦，當(dāng)然也可以在返回過(guò)程中再調(diào)整。一般都是在這個(gè)過(guò)程中進(jìn)行調(diào)整。進(jìn)行壓棧操作，保存對(duì)應(yīng)的環(huán)境變量。調(diào)用實(shí)際的處理過(guò)程等。
3. 出棧，恢復(fù)CPU的狀態(tài)和寄存器的值。由于第一步中已經(jīng)調(diào)整好返回地址，這一步不需要再次調(diào)整。當(dāng)然如果之前沒(méi)有調(diào)整，這里則需要進(jìn)行相應(yīng)的調(diào)整。
在uC/OS-II的官網(wǎng)移植中采用通用異常處理函數(shù)的方式實(shí)現(xiàn)異常的處理，下面我們來(lái)分析其中的部分代碼：
首先是處理器部分的移植，包括異常向量、異常的ID號(hào)，存儲(chǔ)異常處理函數(shù)地址的地址等：
/*ARM的異常ID號(hào)，支持7種類型的異常，每一種異常都存在一個(gè)ID號(hào)*/
#define OS_CPU_ARM_EXCEPT_RESET 0x00
#define OS_CPU_ARM_EXCEPT_UNDEF_INSTR 0x01
#define OS_CPU_ARM_EXCEPT_SWI 0x02
#define OS_CPU_ARM_EXCEPT_PREFETCH_ABORT 0x03
#define OS_CPU_ARM_EXCEPT_DATA_ABORT 0x04
#define OS_CPU_ARM_EXCEPT_ADDR_ABORT 0x05
#define OS_CPU_ARM_EXCEPT_IRQ 0x06
#define OS_CPU_ARM_EXCEPT_FIQ 0x07
#define OS_CPU_ARM_EXCEPT_NBR 0x08
/*異常向量地址*/
#define OS_CPU_ARM_EXCEPT_RESET_VECT_ADDR (OS_CPU_ARM_EXCEPT_RESET * 0x04 + 0x00) //0x00
#define OS_CPU_ARM_EXCEPT_UNDEF_INSTR_VECT_ADDR (OS_CPU_ARM_EXCEPT_UNDEF_INSTR * 0x04 + 0x00) //0x04
#define OS_CPU_ARM_EXCEPT_SWI_VECT_ADDR (OS_CPU_ARM_EXCEPT_SWI * 0x04 + 0x00) //0x08
#define OS_CPU_ARM_EXCEPT_PREFETCH_ABORT_VECT_ADDR (OS_CPU_ARM_EXCEPT_PREFETCH_ABORT * 0x04 + 0x00) //0x0c
#define OS_CPU_ARM_EXCEPT_DATA_ABORT_VECT_ADDR (OS_CPU_ARM_EXCEPT_DATA_ABORT * 0x04 + 0x00) //0x10
/*這個(gè)異常是ARM中不支持的異常*/
#define OS_CPU_ARM_EXCEPT_ADDR_ABORT_VECT_ADDR (OS_CPU_ARM_EXCEPT_ADDR_ABORT * 0x04 + 0x00) //0x14
#define OS_CPU_ARM_EXCEPT_IRQ_VECT_ADDR (OS_CPU_ARM_EXCEPT_IRQ * 0x04 + 0x00) //0x18
#define OS_CPU_ARM_EXCEPT_FIQ_VECT_ADDR (OS_CPU_ARM_EXCEPT_FIQ * 0x04 + 0x00) //0x1c
/*存儲(chǔ)異常處理函數(shù)地址的地址*/
/* ARM exception handlers addresses */
#define OS_CPU_ARM_EXCEPT_RESET_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_RESET * 0x04 + 0x20) //0x20
#define OS_CPU_ARM_EXCEPT_UNDEF_INSTR_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_UNDEF_INSTR * 0x04 + 0x20) //0x24
#define OS_CPU_ARM_EXCEPT_SWI_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_SWI * 0x04 + 0x20) //0x28
#define OS_CPU_ARM_EXCEPT_PREFETCH_ABORT_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_PREFETCH_ABORT * 0x04 + 0x20) //0x2c
#define OS_CPU_ARM_EXCEPT_DATA_ABORT_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_DATA_ABORT * 0x04 + 0x20) //0x30
#define OS_CPU_ARM_EXCEPT_ADDR_ABORT_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_ADDR_ABORT * 0x04 + 0x20) //0x34
#define OS_CPU_ARM_EXCEPT_IRQ_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_IRQ * 0x04 + 0x20) //0x38
#define OS_CPU_ARM_EXCEPT_FIQ_HANDLER_ADDR (OS_CPU_ARM_EXCEPT_FIQ * 0x04 + 0x20) //0x3c
/*存儲(chǔ)在異常向量中的內(nèi)容，實(shí)質(zhì)上是LDR PC,[PC,#0x18]的機(jī)器碼*/
#define OS_CPU_ARM_INSTR_JUMP_TO_SELF 0xEAFFFFFE
/* ARM "Jump To Exception Handler" asm instruction */
#define OS_CPU_ARM_INSTR_JUMP_TO_HANDLER 0xE59FF018
異常的初始化函數(shù)，首先，完成了在異常向量中存儲(chǔ)指令的操作，采用機(jī)器碼的形式就能避免直接訪問(wèn)寄存器什么的，其次，完成在固定的地址處存放對(duì)應(yīng)異常處理函數(shù)的地址。其中采用了賦值的形式也是需要注意的，采用的強(qiáng)制類型轉(zhuǎn)換和指針相結(jié)合的形式。保證了是修改地址處的內(nèi)容。而不是修改地址。
/*初始化異常中斷向量*/
void OS_CPU_InitExceptVect (void)
{
/*
OS_CPU_ARM_EXCEPT_UNDEF_INSTR_VECT_ADDR是對(duì)應(yīng)中斷向量表的地址
OS_CPU_ARM_INSTR_JUMP_TO_HANDLER是保存了對(duì)應(yīng)的OS_CPU_ARM_INSTR_JUMP_TO_HANDLER（實(shí)質(zhì)上是一個(gè)指令）
實(shí)質(zhì)上就是在異常向量中存放了:LDR PC [PC, #0x18]，也就是讓PC指向?qū)?yīng)的異常處理地址中的內(nèi)容，
也就是實(shí)現(xiàn)到實(shí)際處理函數(shù)的跳轉(zhuǎn)。
異常處理地址中存儲(chǔ)了實(shí)際的異常處理函數(shù)的地址
其他的異常也有相同的操作，OS_CPU_ARM_INSTR_JUMP_TO_HANDLER是一個(gè)指令的機(jī)器碼形式
*/
(*(INT32U *)OS_CPU_ARM_EXCEPT_UNDEF_INSTR_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_UNDEF_INSTR_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptUndefInstrHndlr;
(*(INT32U *)OS_CPU_ARM_EXCEPT_SWI_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_SWI_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptSwiHndlr;
(*(INT32U *)OS_CPU_ARM_EXCEPT_PREFETCH_ABORT_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_PREFETCH_ABORT_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptPrefetchAbortHndlr;
(*(INT32U *)OS_CPU_ARM_EXCEPT_DATA_ABORT_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_DATA_ABORT_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptDataAbortHndlr;
(*(INT32U *)OS_CPU_ARM_EXCEPT_ADDR_ABORT_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_ADDR_ABORT_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptAddrAbortHndlr;
(*(INT32U *)OS_CPU_ARM_EXCEPT_IRQ_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_IRQ_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptIrqHndlr;
/*在異常向量中存儲(chǔ)對(duì)應(yīng)的操作，實(shí)質(zhì)上就是將PC值調(diào)轉(zhuǎn)*/
(*(INT32U *)OS_CPU_ARM_EXCEPT_FIQ_VECT_ADDR) = OS_CPU_ARM_INSTR_JUMP_TO_HANDLER;
(*(INT32U *)OS_CPU_ARM_EXCEPT_FIQ_HANDLER_ADDR) = (INT32U)OS_CPU_ARM_ExceptFiqHndlr;
}
|
異常類型
|
Mode
|
異常向量
|
內(nèi)容
|
|
IRQ異常
|
IRQ
|
0x00000018
|
LDR PC,[PC,#0x18]或者0xE59FF018 |
|
IFQ異常
|
IFQ
|
0x0000001C
|
LDR PC,[PC,#0x18]
0xE59FF018
|
|
|
|
0x00000038
|
Address of OS_CPU_ARM_ExceptIrqHndlr()
|
|
|
|
0x0000003C
|
Address of OS_CPU_ARM_ExceptFiqHndlr()
|
有必要的討論一下，為什么在向量中存儲(chǔ)的是指令: LDR PC,[PC,#0x18],我們從上面的地址可以知道，IRQ異常處理函數(shù)地址被存儲(chǔ)到了0x00000038中，異常向量與該地址之間的差值是0x20，那么為什么在其中存儲(chǔ)的值只是0x18呢？這還要討論ARM的流水線結(jié)構(gòu)，當(dāng)前執(zhí)行的命令相比PC指向的地址差0x08。也就是當(dāng)前執(zhí)行的指令的地址是PC-0x08.當(dāng)PC指向異常向量以后（取值），還需要等待一個(gè)時(shí)鐘（譯碼）之后才會(huì)被執(zhí)行（真正意義上的執(zhí)行操作），而這時(shí)PC值已經(jīng)被更新了。指向了Vector+0x8的位置，因此我們可以知道，當(dāng)執(zhí)行向量中的代碼時(shí)，這時(shí)PC=Vector+0x8，而這時(shí)相對(duì)于固定的0x20-0x08=0x18，這也就是為什么是LDR PC,[PC,#0x18],而不是LDR PC,[PC,#0x20].
采用上面的例子說(shuō)明IRQ的向量為0x00000018，而設(shè)定好的固定地址用來(lái)存儲(chǔ)對(duì)應(yīng)異常處理函數(shù)地址的地址是0x00000038,當(dāng)CPU執(zhí)行完PC = 0x00000018以后，還需要譯碼、才能被執(zhí)行，這時(shí)候PC值已經(jīng)更新為PC = 0x00000018 + 0x08;這時(shí)候固定地址距離PC的相對(duì)位置位0x00000038 – PC = 0x18，而該地址中保存了IRQ中斷的通用處理函數(shù)OS_CPU_ARM_ExceptIrqHndlr()的地址，LDR PC,[PC,#0x18]這條指令是指將PC+0x18地址處的內(nèi)容加載到PC中，實(shí)質(zhì)上也就完成跳轉(zhuǎn)到異常處理函數(shù)的操作。
這樣處理的好處是因?yàn)?/span>LDR的加載范圍是一個(gè)固定值+-32M，我們不能保證異常處理程序的地址剛好在+-32M左右，采用這種LDR PC, ADDR(固定地址)的形式就能實(shí)現(xiàn)大范圍的跳轉(zhuǎn)操作。
我們僅僅以FIQ中斷處理的形式進(jìn)行討論，其他的異常有一定的相似性，只是在返回地址上存在差別。這段代碼主要是完成寄存器的壓棧，返回地址的調(diào)整，保存等操作。具體的看下面的分析：
AREA CODE, CODE, READONLY
CODE32
OS_CPU_ARM_ExceptFiqHndlr
;修改中斷返回地址，這屬于進(jìn)入真正處理函數(shù)前的返回地址調(diào)整，具體的返回地址依據(jù)前面保存的R14進(jìn)行相應(yīng)的修改。
SUB LR, LR, #4 ; LR offset to return from this exception: -4.
;壓棧操作
STMFD SP!, {R0-R12, LR} ; Push working registers.
;保存鏈接寄存器
MOV R2, LR ; Save link register.
;設(shè)置好ID號(hào)，這是非常必要的，只有這樣才能辨別屬于那種異常
MOV R0, #OS_CPU_ARM_EXCEPT_FIQ ; Set exception ID
/*跳轉(zhuǎn)到通用的異常處理函數(shù)，傳遞的參數(shù)是異常ID號(hào)*/
B OS_CPU_ARM_ExceptHndlr ; Branch to global exception handler.
OS_CPU_ARM_ExceptHndlr(except_type)是一個(gè)通用的異常處理函數(shù)，可以對(duì)除了IRQ以外的其他異常進(jìn)行控制操作。在這個(gè)通用處理函數(shù)中又調(diào)用了下面的函數(shù)OS_CPU_ARM_ExceptHndlr_BreakExcept()或者OS_CPU_ARM_ExceptHndlr_BreakTask()。這兩個(gè)函數(shù)中又調(diào)用了通用處理函數(shù)OS_CPU_ExceptHndlr()，然后OS_CPU_ExceptHndlr()中調(diào)用具體的中斷處理操作。
一般的OS_CPU_ExceptHndlr()處理形式，可以認(rèn)為是一個(gè)模板如下：
void OS_CPU_ExceptHndlr (INT32U except_type)
{
/* Determine behavior according to exception type (except_type) */
/* If an IRQ or FIQ ，具體的可能要使用中斷向量等形式實(shí)現(xiàn)*/
while (there are interrupting devices) {
/* Clear interrupting device */
OS_CPU_SR_INT_En(); /* Enable nesting, if desired */
/* Handle interrupt */
}
}
這是其中的一段關(guān)于IRQ中斷的文字復(fù)述：
IRQ中斷的基本的流程圖如下：
以上的uC/OS-II異常處理就分析完了，這種方式的實(shí)現(xiàn)實(shí)質(zhì)上是采用了通用模板的形式，這樣實(shí)現(xiàn)出來(lái)的形式只需要控制一定的，具體的一些IRQ中斷處理函數(shù)(如定時(shí)器，GPIO等的中斷)，與具體的廠商有很大的關(guān)系，有的廠商采用硬件寄存器的方式進(jìn)行設(shè)計(jì)，有的采用軟件方式實(shí)現(xiàn)，因此具體的中斷。
后面我再分析我們通常認(rèn)為的中斷（實(shí)質(zhì)上就是IRQ和IFQ中某一個(gè)具體中斷）處理方式