基于51單片機實現(xiàn)74LS164串入并出移位寄存器

對于串入并出移位寄存器以下是我個人的理解和實際開發(fā)工程中得出的經(jīng)驗

圖一：

由我上圖所畫 可以得出 一個8位串入數(shù)據(jù)輸入， 8位并行輸出�？梢钥闯鱿纫频氖歉呶�，就是第一個位進去的到最后會在最高位。

圖為時序圖

A   B 是輸入

clean 是清0端,低電平有效。就是如果給個低電平那么輸出都為0 強制都輸出0。一般接高電平

clock 是時鐘  上升沿有效

由上圖可以得出如果 A B 有一個為低電平 ，那么阻止新數(shù)據(jù)的進入，并在下一個時鐘上升沿時，將 QA 端清0.

如果A  B端都為高電平則會使能信號輸入，并在下一個時鐘脈沖的上升沿之前使輸出端QA 置1.每一個時鐘脈沖上升沿到來時，輸出端的數(shù)據(jù)會移動一個位，既QA的數(shù)據(jù)會移動到QB，一直到QH。

 經(jīng)過我實際操作發(fā)現(xiàn)上電未初始化的時候輸出是不固定的。我試了好多次基本都是 0X80輸出概率比較大，不知道有什么方法讓他未初始化的時候輸出0X00呢？請思考？