“always @(*)”中‘*’所代表的意思

在絕大多數(shù)變成語言中，'*'都是表示包括所有可能，那么在Verilog中是不是也一樣呢？為此，我用modelsim做了一個實驗。

//被測試的電路                                             

module  test(in,en,rst_n,out);

input     [1:0]     in;
input             en;
input     [1:0]     rst_n;
output   [3:0]     out;

reg         [3:0]     out;

always  @(*)begin
  if(!rst_n)
    out=0;
  else
    out=out+in;
end

endmodule

//測試電路，testbench

``timescale 10ps/1ps
module  test_tb;

reg   [1:0]   in;
reg           en;
reg   [1:0]   rst_n;
wire  [3:0]   out;

initial begin
  #1  in=1;
  #1  en=0;
  #1  rst_n=1;
  #1  rst_n=0;
  #1  rst_n=1;
  #1  rst_n=2;
  #1  rst_n=3;
  #1  in=1;
  #1  in=2;
  #1  in=3;
end

always  #1  en=~en;

test test_top(in,en,rst_n,out);

endmodule

說明：這里，被測試的電路中，輸出out等于其本身加上輸入in，但要在'*'的激發(fā)下才能進行；在testbench  電 路中，首先復位并初始化各個信號的值，然后再改變各個信號的值，觀察out值的變化，以此來確定'*'所代表的信號。

用modelsim仿真后的波形：

由仿真后的波形中可以看出：（1）當rst_n復位后，也就是從1變成0時，out變成0，而out賦值語句是包含在always @（*）中的，這就說明rst_n的變化激發(fā)了always模塊的執(zhí)行，則rst_n信號是包含在'*'中的。后面，rst_n每變一次值，out都加上in的值，也證明了'*'包括了rst_n信號。（2）之后，in每變一次值，always模塊都執(zhí)行一次，out都加上了此時的in值，則說明'*'也包括了in信號。（3）再往后，en不停的從0變成1再變成0，但out的值始終沒變，則說明'*'不包括en信號。

結(jié)論：在Verilog中，'*'只包括該模塊中的所有型號，沒在該模塊中出現(xiàn)的信號不包含于'*'。