時(shí)鐘信號(hào)概述
通過(guò)這些基本的時(shí)鐘模塊，我們可以得到3個(gè)有用的時(shí)鐘信號(hào)：
[1] ACLK輔助時(shí)鐘（Auxillary Clock）
ACLK是LFXT1CLK時(shí)鐘源經(jīng)1、2、4、8分頻后得到的。
ACLK可由軟件選擇作為各個(gè)外圍模塊的時(shí)鐘信號(hào)，一般用于低速外設(shè)。
[2] MCLK主系統(tǒng)時(shí)鐘（Main System Clock）
MCLK可由軟件選擇來(lái)自LFXT1CLK、XT2CLK、DCOCLK三者之一，然后經(jīng)1、2、4、8分頻。
MCLK通常用于CPU運(yùn)行，程序的執(zhí)行和其他使用到高速時(shí)鐘的模塊。
[3] SMCLK子系統(tǒng)時(shí)鐘（Sub System Clock）
SMCLK可由軟件選擇來(lái)自XT2CLK或DCOCLK，然后經(jīng)1、2 、4、8分頻。
SMCLK通常用于高速外圍模塊。
實(shí)驗(yàn)?zāi)康?/div>
設(shè)置基本時(shí)鐘系統(tǒng)
實(shí)驗(yàn)要求
熟練掌握對(duì)MSP430基本時(shí)鐘系統(tǒng)的操作和時(shí)鐘資源的分配。
實(shí)驗(yàn)內(nèi)容
[1] 了解MSP430F169的時(shí)鐘資源。
了解3個(gè)時(shí)鐘源，低頻震蕩器XT1，高頻震蕩器XT2，數(shù)控震蕩器DCO。
了解3個(gè)系統(tǒng)時(shí)鐘通道ACLK，MCLK，SMCLK。
ACLK的時(shí)鐘源只能來(lái)自XT1。
MCLK的時(shí)鐘源能來(lái)自XT1，XT2，DCO。
SMCLK的時(shí)鐘源能來(lái)自XT2，DCO。
[2] 啟動(dòng)震蕩器
了解震蕩器失效標(biāo)志的含義。
XT1和DCO震蕩器上電即啟動(dòng)。
XT2震蕩器需要操作XT2OFF 方能啟動(dòng)
掌握如何查詢失效標(biāo)志和處理震蕩器失效問(wèn)題
[3] 分配時(shí)鐘資源
上電復(fù)位后默認(rèn)XT2關(guān)，ACLK來(lái)自XT1，MCLK和SMCLK都來(lái)自DCO。
掌握通過(guò)對(duì)寄存器的操作分配時(shí)鐘信號(hào)：
設(shè)置ACLK來(lái)自XT1，MCLK來(lái)自XT2，SMCLK來(lái)自XT2。
各個(gè)時(shí)鐘通道的分頻自定。
[4] 時(shí)鐘信號(hào)的輸出
時(shí)鐘信號(hào)可以由P5.6、P5.5、P5.4輸出。
需要修改I/O寄存器將管腳設(shè)置為輸出和功能腳模式。
實(shí)驗(yàn)注意事項(xiàng)
[1] 檢測(cè)震蕩器是否工作，如果震蕩器失效，則會(huì)有失效標(biāo)志產(chǎn)生。在清除了失效標(biāo)志以后不要立刻
再次去檢查失效標(biāo)志，最好延遲一段時(shí)間再去檢查，因?yàn)檎鹗幤髌鹫鹦枰欢魏撩爰?jí)的時(shí)間。
[2] 注意上電后默認(rèn)的時(shí)鐘分配狀態(tài)
[3] 程序開(kāi)始要關(guān)閉看門狗（默認(rèn)是開(kāi)的），使用WDTCTL = WDTPW + WDTHOLD;語(yǔ)句。
#ifndef __SETCLOCK_H__
#define __SETCLOCK_H__
/************************************************************
* Basic Clock Module
************************************************************/
#define DCOCTL_ (0x0056) /* DCOCTL的定義 */
//DEFC( DCOCTL , DCOCTL_)
#define BCSCTL1_ (0x0057) /* BCSCTL1的定義 */
//DEFC( BCSCTL1 , BCSCTL1_)
#define BCSCTL2_ (0x0058) /* BCSCTL2的定義 */
//DEFC( BCSCTL2 , BCSCTL2_)
/* DCOCTL的位定義 */
#define MOD0 (0x01) /* Modulation Bit 0 */
#define MOD1 (0x02) /* Modulation Bit 1 */
#define MOD2 (0x04) /* Modulation Bit 2 */
#define MOD3 (0x08) /* Modulation Bit 3 */
#define MOD4 (0x10) /* Modulation Bit 4 */
#define DCO0 (0x20) /* DCO Select Bit 0 */
#define DCO1 (0x40) /* DCO Select Bit 1 */
#define DCO2 (0x80) /* DCO Select Bit 2 */
/* BCSCTL1的位定義 */
#define RSEL0 (0x01) /* Resistor Select Bit 0 */
#define RSEL1 (0x02) /* Resistor Select Bit 1 */
#define RSEL2 (0x04) /* Resistor Select Bit 2 */
#define XT5V (0x08) /* XT5V should always be reset */
#define DIVA0 (0x10) /* ACLK Divider 0 */
#define DIVA1 (0x20) /* ACLK Divider 1 */
#define XTS (0x40) /* LFXTCLK 0:Low Freq. / 1: High Freq. */
#define XT2OFF (0x80) /* Enable XT2CLK */
/* BCSCTL1 的 DIVA 的功能定義 */
#define DIVA_0 (0x00) /* ACLK Divider 0: /1 */
#define DIVA_1 (0x10) /* ACLK Divider 1: /2 */
#define DIVA_2 (0x20) /* ACLK Divider 2: /4 */
#define DIVA_3 (0x30) /* ACLK Divider 3: /8 */
/* BCSCTL2的位定義 */
#define DCOR (0x01) /* Enable External Resistor : 1 */
#define DIVS0 (0x02) /* SMCLK Divider 0 */
#define DIVS1 (0x04) /* SMCLK Divider 1 */
#define SELS (0x08) /* SMCLK Source Select 0:DCOCLK / 1:XT2CLK/LFXTCLK */
#define DIVM0 (0x10) /* MCLK Divider 0 */
#define DIVM1 (0x20) /* MCLK Divider 1 */
#define SELM0 (0x40) /* MCLK Source Select 0 */
#define SELM1 (0x80) /* MCLK Source Select 1 */
/* BCSCTL1 的 DIVS 的功能定義 */
#define DIVS_0 (0x00) /* SMCLK Divider 0: /1 */
#define DIVS_1 (0x02) /* SMCLK Divider 1: /2 */
#define DIVS_2 (0x04) /* SMCLK Divider 2: /4 */
#define DIVS_3 (0x06) /* SMCLK Divider 3: /8 */
/* BCSCTL1 的 DIVM 的功能定義 */
#define DIVM_0 (0x00) /* MCLK Divider 0: /1 */
#define DIVM_1 (0x10) /* MCLK Divider 1: /2 */
#define DIVM_2 (0x20) /* MCLK Divider 2: /4 */
#define DIVM_3 (0x30) /* MCLK Divider 3: /8 */
/* BCSCTL1 的 SELM 的功能定義 */
#define SELM_0 (0x00) /* MCLK Source Select 0: DCOCLK */
#define SELM_1 (0x40) /* MCLK Source Select 1: DCOCLK */
#define SELM_2 (0x80) /* MCLK Source Select 2: XT2CLK/LFXTCLK */
#define SELM_3 (0xC0) /* MCLK Source Select 3: LFXTCLK */
#endif
//////////////////////////////////////////////////////////////////////////////////////////////////////////////////
#include<msp430x14x.h>
#include "BoardConfig.h"
#include "SetClock.h"
// 時(shí)鐘設(shè)置函數(shù)// 系統(tǒng)時(shí)鐘設(shè)定
void BCSInit (void)
{
DCOCTL = 0x60 + 0x00;// DCO設(shè)置為 3030KHz
BCSCTL1 = DIVA_0 + 0x07;// ACLK 為 LFXT1(低頻模式)
BCSCTL2 = SELM_2 + DIVM_0 + SELS + DIVS_0;// MCLK 為 XT2CLK// SMLCK為XT2CLK
}
void DelayMs(unsigned int ms)
{
unsigned char i;
while(--ms)
{
for(i=110;i>0;--i);
}
}
void main(void)
{
unsigned int i;
BoardConfig(0xb7);
BCSInit();
WDTCTL = WDTPW + WDTHOLD; // �？撮T狗
//BCSCTL1 |= XTS; // ACLK ＝ LFXT1 ＝ HF模式
P2DIR |=0xff;
do
{
IFG1 &= ~OFIFG; // 清除振蕩器失效標(biāo)志
for(i = 0Xff;i > 0;i--); // 穩(wěn)定時(shí)間
}while((IFG1 & OFIFG) != 0); // 如果振蕩器失效標(biāo)志存在
BCSCTL2 &=0x7F;// |= SELM1 + SELM0;
while(1)
{
for(i=0x01;i<0x80;i<<=1)
{
P2OUT = ~i;
DelayMs(100);
}
for(i=0x80;i>0x00;i>>=1)
{
P2OUT = ~i;
DelayMs(100);
}
BCSCTL2 |= SELM1 + SELM0; // MCLK ＝ LFXT1 3是時(shí)鐘源為L(zhǎng)FTXT1CLK
} //開(kāi)機(jī)高速運(yùn)行一個(gè)周期后進(jìn)入低速模式。
}