專注電子技術(shù)學(xué)習(xí)與研究
當(dāng)前位置:單片機(jī)教程網(wǎng) >> MCU設(shè)計(jì)實(shí)例 >> 瀏覽文章

MSP430G2553系統(tǒng)學(xué)習(xí)之系統(tǒng)時(shí)鐘

作者:佚名   來(lái)源:本站原創(chuàng)   點(diǎn)擊數(shù):  更新時(shí)間:2014年08月31日   【字體:
把MSP430G2553的系統(tǒng)時(shí)鐘作為系統(tǒng)學(xué)習(xí)的一篇講解可見(jiàn)他的重要性,那為什么要把時(shí)鐘放到第一位呢?學(xué)過(guò)FPGA的朋友都能體會(huì)得到,如果把CPU的所有工作任務(wù)作為縱坐標(biāo)(y軸),那么時(shí)鐘就是他的橫坐標(biāo)(x軸)了,如下圖1 時(shí)鐘概念所示。

 
圖 1 時(shí)鐘概念
也就是說(shuō)時(shí)鐘就是一個(gè)微機(jī)(小到8位的51單片機(jī)大到32位的S3C2440等)在時(shí)域上的一個(gè)衡量標(biāo)準(zhǔn)。如果學(xué)過(guò)FPGA的朋友都很清楚,微機(jī)是以對(duì)輸入的時(shí)鐘源的脈沖計(jì)數(shù)的方式來(lái)確定時(shí)域參數(shù)的。所以,MSP430單片機(jī)也一樣,拿到他之后首先從時(shí)鐘入手,一定要養(yǎng)成這種系統(tǒng)學(xué)習(xí)的好方法,否則再學(xué)一百款單片機(jī)也是感覺(jué)再學(xué)新的,做不到舉一反三,事半功倍的效果。如果能夠把握這其中的通理,你會(huì)有所有的單片機(jī)都一樣樣的感覺(jué),當(dāng)然學(xué)起來(lái)也就游刃有余了。廢話不多說(shuō)了,進(jìn)入正題。
一 、硬件
Msp420g2553的系統(tǒng)時(shí)鐘是由VLOCK、LFXT1CLK和DCOCLK組成,如下圖2 系統(tǒng)時(shí)鐘組成所示:

 
圖2 系統(tǒng)時(shí)鐘組成
即2553的系統(tǒng)時(shí)鐘源有三個(gè)分別是片內(nèi)超低功耗12KHz的內(nèi)部振蕩器;由外部時(shí)鐘源提供的LFXT1CLK時(shí)鐘源,也即LanuchPad開(kāi)發(fā)板上未焊接的時(shí)鐘電路,在這里我們可以焊接一個(gè)32.768KHz的低頻時(shí)鐘晶體由2553的XIN引腳輸入;片內(nèi)可數(shù)字控制的振蕩器DCOCLK,在軟件的調(diào)節(jié)下該時(shí)鐘的輸出范圍為0.6MHz到26MHz。在這三個(gè)時(shí)鐘源的獨(dú)立工作或是在三個(gè)時(shí)鐘源相互協(xié)調(diào)配合(是可以通過(guò)軟件配置的)下為2553系統(tǒng)提供了系統(tǒng)時(shí)鐘ACLK、MCLK和SMCLK。
ACLK為輔助時(shí)鐘,由軟件選擇來(lái)自VLOCK、LFXT1CLK之一經(jīng)過(guò)1,2,4,8分頻之后得到,為外圍模塊提供時(shí)鐘源。
MCLK為主時(shí)鐘,由軟件選擇來(lái)自VLOCK、LFXT1CLK和DCOCLK之一經(jīng)過(guò)1,2,4,8分頻之后得到,為CPU和系統(tǒng)提供時(shí)鐘。
SMCLK為子系統(tǒng)時(shí)鐘,由軟件選擇來(lái)自VLOCK、LFXT1CLK和DCOCLK之一經(jīng)過(guò)1,2,4,8分頻之后得到,為外圍各個(gè)模塊提供時(shí)鐘。
    *SELM.1   SELM.0   DIVM.1   DIVM.0   SELS     DIVS.1   DIVS.0   DCOR

      
 SELM.1,SELM.0= 00    MCLK時(shí)鐘源為DCOCLK    DIVM.1,DlVM.0=00   不分頻  DIVS.1,DIVS.0=00  SMCLK對(duì)MCLK不分頻
      
 SELM.1,SELM.0= 01    MCLK時(shí)鐘源為DCOCLK    DIVM.1,DlVM.0=01    2分頻  DIVS.1,DIVS.0=01   SMCLK對(duì)MCLK2分頻
 
      SELM.1,SELM.0= 10    MCLK時(shí)鐘源為L(zhǎng)FXTICLK  DIVM.1,DlVM.0=10    4分頻   DIVS.1,DIVS.0=10   SMCLK對(duì)MCLK4分頻
 
      SELM.1,SELM.0= 11    MCLK時(shí)鐘源為L(zhǎng)FXT1CLK  DIVM.1,DlVM.0 =11   8分頻  DIVS.1,DIVS.0=11  SMCLK對(duì)MCLK8分頻
根據(jù)以上設(shè)定規(guī)則:
      BCSCTL2=00 00 00 00  MCLK和SMCLK都選DCOCLK不分頻                                  0x00
      
BCSCTL2=01 00 00 00  MCLK和SMCLK也選DCOCLK不分頻                                  0x40
      BCSCTL2=10 00 00 00  MCLK和SMCLK都選LFXTICLK不分頻                                 0x80
      
BCSCTL2=11 00 00 00  MCLK和SMCLK都選LFXT1CLK不分頻                                0xc0

      BCSCTL2=01 01 00 10  MCLK選DCOCLK  2分頻      MCLK2分頻                            0x52
      
BCSCTL2=10 10 01 00  MCLK選LFXTICLK 4分頻      MCLK4分頻                           0xA4
      BCSCTL2=11 11 0110  MCLK選LFXT1CLK8分頻      MCLK8分頻                            0xF6
     .。。。。。。。。。
關(guān)閉窗口