FPGA/CPLD 今日: 0|主題: 740|排名: 31

新窗全部主題最新主題最新回復(fù) 熱門熱帖精華更多 \| 顯示置頂		作者	回復(fù)/查看	最后發(fā)表


預(yù)覽 FPGA控制VGA接口顯示圖片的VHDL源碼及實(shí)驗(yàn)過程詳解	uid:432018 2018-11-23 19:48	07323	2021-9-7 16:19
預(yù)覽關(guān)于使用QueartusII（AS）下載程序失敗的原因總結(jié)	uid:724206 2021-8-2 20:54	07181	2021-8-2 20:54
預(yù)覽我自己制作的FPGA最小系統(tǒng)，原理圖+PCB文件+庫	uid:313791 2020-11-13 15:33	35099	2021-8-2 20:27
預(yù)覽 FPGA應(yīng)用—74HC595驅(qū)動流水燈程序詳解	uid:91350 2015-11-1 17:39	319842	2021-7-27 17:25
預(yù)覽 FPGA數(shù)字電壓表設(shè)計(jì),附源碼程序	uid:600744 2021-7-15 18:34	03027	2021-7-15 18:34
預(yù)覽 fft的IP核的調(diào)用主要步驟	uid:313887 2021-7-8 15:27	02834	2021-7-8 15:27
預(yù)覽 ram學(xué)習(xí)筆記	uid:502774 2021-5-30 22:43	12714	2021-7-3 14:32
預(yù)覽拉普拉斯銳化的FPGA實(shí)現(xiàn)—技術(shù)文檔	uid:776760 2021-7-1 04:08	01838	2021-7-1 04:08
預(yù)覽 Verilog程序:北斗衛(wèi)星導(dǎo)航監(jiān)測接收機(jī)的FPGA實(shí)現(xiàn)	uid:776760 2021-7-1 04:05	02951	2021-7-1 04:05
預(yù)覽 ISP實(shí)驗(yàn) 設(shè)計(jì)LCD液晶顯示系統(tǒng)程序	uid:944558 2021-6-25 11:46	02135	2021-6-25 11:46
預(yù)覽基于FPGA的可調(diào)時(shí)倒計(jì)時(shí)quartusII工程	uid:438632 2021-6-20 21:12	02414	2021-6-20 21:12
預(yù)覽 FPGA交通信號燈控制系統(tǒng)的設(shè)計(jì) Quartus工程	uid:929307 2021-6-13 23:44	03309	2021-6-13 23:44
預(yù)覽基于FPGA的噴泉控制系統(tǒng)的設(shè)計(jì) Quartus工程	uid:929307 2021-6-13 23:40	02968	2021-6-13 23:40
預(yù)覽十個(gè)練習(xí)讓你學(xué)會Verilog語言珍藏的FPGA Verilog教程	uid:292170 2018-3-15 10:34	26642	2021-6-9 10:32
預(yù)覽基于VHDL語言的數(shù)字秒表程序設(shè)計(jì)	uid:635632 2021-6-4 09:04	02475	2021-6-4 09:04
預(yù)覽基于FPGA的sobel算子邊緣檢測	uid:931322 2021-6-2 10:36	02354	2021-6-2 10:36
預(yù)覽 FIFO學(xué)習(xí)筆記	uid:502774 2021-5-30 22:47	03732	2021-5-30 22:47
預(yù)覽 CPLD設(shè)計(jì)PID控制器	uid:682837 2021-5-27 10:17	02910	2021-5-27 10:17
預(yù)覽基于FPGA的出租車計(jì)費(fèi)器的設(shè)計(jì)Verilog源碼+報(bào)告	uid:114903 2018-11-17 10:56	714584	2021-5-25 22:17
預(yù)覽 EDA實(shí)訓(xùn)出租車計(jì)費(fèi)器實(shí)訓(xùn)報(bào)告與Verilog HDL程序	uid:247720 2017-12-7 20:40	77116	2021-5-25 22:09
預(yù)覽 FPGA實(shí)現(xiàn)UART收發(fā)數(shù)據(jù) verilog程序	uid:909289 2021-4-20 20:37	12905	2021-5-25 16:59
預(yù)覽 EPCS4中文資料(Altera)中文數(shù)據(jù)手冊	uid:479659 2019-2-26 12:47	13965	2021-5-22 15:00
預(yù)覽基于FPGA的串口發(fā)送與接收設(shè)計(jì) 含源碼	uid:384610 2018-8-9 14:41	05190	2021-5-18 14:25
預(yù)覽 Quartus EDA交通燈控制系統(tǒng)的FPGA調(diào)試與設(shè)計(jì)報(bào)告	uid:314026 2018-4-22 21:03	38860	2021-5-18 01:23
預(yù)覽基于FPGA的CAN總線的一些資料分享	uid:502774 2021-5-8 20:09	02957	2021-5-8 20:09
預(yù)覽 FPGA學(xué)習(xí)幾設(shè)計(jì)中的注意事項(xiàng)	uid:905723 2021-4-14 16:27	02046	2021-4-14 16:27
預(yù)覽基于FPGA的萬年歷設(shè)計(jì)(quartus代碼+PCB文件+文檔)	uid:466735 2019-3-3 18:02	412799	2021-4-7 14:21
預(yù)覽 FPGA按鍵控制流水燈	uid:832896 2021-3-26 22:15	02730	2021-3-26 22:15
預(yù)覽 FPGA控制呼吸燈	uid:832896 2021-3-26 22:13	02112	2021-3-26 22:13
預(yù)覽 FPGA按鍵控制消抖控制led燈	uid:832896 2021-3-26 22:11	02228	2021-3-26 22:11
預(yù)覽 Verilog步進(jìn)電機(jī)程序	uid:821845 2021-3-24 10:34	03932	2021-3-24 10:34
預(yù)覽基于FPGA可控分頻器設(shè)計(jì)資料	uid:704585 2021-3-21 19:21	02930	2021-3-21 19:21
預(yù)覽 xilinx原語的使用方法 .pdf	uid:704585 2021-3-20 16:43	0663	2021-3-20 16:43
預(yù)覽分享一下我自己創(chuàng)建的FPGA封裝庫！	uid:189602 2017-7-13 08:56	55124	2021-3-19 07:28
預(yù)覽含時(shí)鐘使能的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì) Quartus II	uid:886195 2021-2-24 18:24	06747	2021-2-24 18:24
預(yù)覽 pfm雙通道驅(qū)動 verilog源碼	uid:884524 2021-2-17 14:36	02347	2021-2-17 14:36
預(yù)覽 Diamond 3.5簡易教程 LATTICE fpga的軟件使用方法	uid:288227 2018-3-6 15:24	416430	2021-2-8 11:01
預(yù)覽 VHDL編程風(fēng)格.pdf	uid:704585 2021-1-28 09:49	0668	2021-1-28 09:49
預(yù)覽 MaxplusII使用進(jìn)階與提高 vhdl環(huán)境	uid:704585 2021-1-17 09:37	02443	2021-1-17 09:37
預(yù)覽 FFT變換的IP核的vhdl源代碼	uid:704585 2021-1-15 14:01	02151	2021-1-15 14:01
預(yù)覽 Verilog數(shù)據(jù)拼接與拆分代碼	uid:704585 2021-1-8 20:42	04627	2021-1-8 20:42
預(yù)覽用FPGA模擬USB功能(采用VHDL語言編寫)	uid:704585 2020-12-31 16:37	02733	2020-12-31 16:37
預(yù)覽 Quartus II設(shè)計(jì)一個(gè)蜂鳴器-音樂播放器源程序	uid:664080 2019-12-14 23:35	25279	2020-12-27 22:19
預(yù)覽 ADC與DAC專題學(xué)習(xí).pdf	uid:704585 2020-12-27 09:22	02782	2020-12-27 09:22
預(yù)覽 Verilog HDL 的位拼接運(yùn)算符	uid:579775 2020-12-24 18:09	05967	2020-12-24 18:09
預(yù)覽 Verilog HDL 的邏輯運(yùn)算符	uid:579775 2020-12-22 20:36	03750	2020-12-22 20:36
預(yù)覽 Verilog基本語法—模塊	uid:704585 2020-12-21 22:16	02139	2020-12-21 22:16
預(yù)覽基于FPGA的uart程序設(shè)計(jì)	uid:780408 2020-6-15 21:32	34434	2020-12-21 18:26
預(yù)覽 Verilog HDL 的基本的算術(shù)運(yùn)算符	uid:579775 2020-12-21 18:18	02996	2020-12-21 18:18
預(yù)覽基于verilog語言的交通信號燈設(shè)計(jì)分享	uid:377043 2018-7-22 08:00	68297	2020-12-20 20:48

1 234 5 6 7 8 9 10 ... 15 / 15 頁下一頁

帳號		自動登錄	找回密碼
密碼			立即注冊

版塊導(dǎo)航

FPGA/CPLD 今日: 0|主題: 740|排名: 31

快速發(fā)帖